[VHDL编程] RTL

说明：HMI产品上使用的将黑白屏提升分辨率变为彩色屏的verilog RTL code-verilog RTL code for convert Black/White HMI to high resolution color
<huanqing> 在 2025-06-23 上传 | 大小：8kb | 下载：0

[VHDL编程] lcd

说明：黑金FPGA开发板液晶驱动程序，包含了液晶控制模块，RAM模块，和SPI写模块。-Black gold development board FPGA LCD driver, including LCD control module, RAM module, SPI module and write.
<薛佳> 在 2025-06-23 上传 | 大小：4.07mb | 下载：0

[VHDL编程] divide-freq

说明：基于XILINX芯片的verilog程序。调用DCM模块，完成50MHz转换75MHz，相位偏移90°-XILINX chip based on Verilog program. Call the DCM module to complete the 50MHz conversion, 75MHz, phase shift of 90 degrees
<薛佳> 在 2025-06-23 上传 | 大小：2.7mb | 下载：0

[VHDL编程] multiplier

说明：使用硬核乘加器完成两路输入数据相乘，每8个乘积结果累加后输出-The use of hard core multiplier accumularor complete two-way input data is multiplied by each of the 8 product, the cumulative output results
<薛佳> 在 2025-06-23 上传 | 大小：522kb | 下载：0

[VHDL编程] ADDA_4CE15

说明：黑金开发板基于ALTERA cyclone4的AD/DA高速采集程序-Black gold development board based on AD/DA high speed acquisition program ALTERA cyclone4
<薛佳> 在 2025-06-23 上传 | 大小：8.25mb | 下载：0

[VHDL编程] key.v

说明：Verilog HDL 4*4键盘扫描模块-Verilog HDL 4*4 keyboard moodule
<健> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Brent_kung_adder

说明：Brent_kung_adder to add 8 bit input
<ganesh> 在 2025-06-23 上传 | 大小：4kb | 下载：0

[VHDL编程] booth

说明：Booth multiplier to multiply 12 bit number
<ganesh> 在 2025-06-23 上传 | 大小：5kb | 下载：0

[VHDL编程] final-ashwin

说明：image difference in verilog
<prabhakar> 在 2025-06-23 上传 | 大小：534kb | 下载：0

[VHDL编程] CPU

说明：五级流水线.期末的project,写了很详细的注释，应该能看得懂了吧。-Five-stage pipeline. Closing the project, wrote a very detailed notes, should be able to understand it.
<susht> 在 2025-06-23 上传 | 大小：1.39mb | 下载：0

[VHDL编程] 2.adder

说明：基于VHDL的全加器时间延迟分析，分析基本器件的传输延迟和惯性延迟-the analysis of timing delay of full adder in VHDL
<胡西> 在 2025-06-23 上传 | 大小：135kb | 下载：0

[VHDL编程] fifo_uart_vhdl

说明：带FIFO的串口收发模块 功能完善32位的fifo-the uart with fifo
<liujiali> 在 2025-06-23 上传 | 大小：719kb | 下载：0