[VHDL编程] time

说明：Verilog语言编写的，利用分频定时器的方法在数码管上显示0-59 按秒显示。-Verilog language, the method of the dividing timer is displayed on the digital display 0-59 seconds.
<刘欣> 在 2025-06-21 上传 | 大小：543kb | 下载：0

[VHDL编程] UART(Verilog)

说明：Verilog 串口程序，可完成完整的数据接收与发送。代码注释清晰，程序易读。-Verilog UART
<ouhongshi> 在 2025-06-21 上传 | 大小：1.7mb | 下载：0

[VHDL编程] sram_test

说明：SRAM Verilog 测试代码。可控制Sram读写。代码来自ALTERA红色飓风开发板资料。-SRAM Verilog
<ouhongshi> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] S6_LCD_VHDL

说明：LCDx显示 VHDL代码。可实现LCD的数字显示。代码来自ALTERA红色飓风开发板资料。-LCD VHDL
<ouhongshi> 在 2025-06-21 上传 | 大小：496kb | 下载：0

[VHDL编程] LCD-Verilog

说明：LCD显示控制Verilog代码。可实现lcd数字显示。代码来自ALTER红色飓风开发板。-LCD Verilog
<ouhongshi> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] div10_test

说明：10分频Verilog代码，以及test_bench仿真代码。-DIV10 Verilog
<ouhongshi> 在 2025-06-21 上传 | 大小：1.74mb | 下载：0

[VHDL编程] LCD1602

说明：Verilog 语言 CPLD 控制液晶自定义输出程序，可仿真，可转换电路原理图。-Verilog language CPLD control LCD custom output procedures, can be simulated, can be converted to circuit schematics.
<王志> 在 2025-06-21 上传 | 大小：360kb | 下载：0

[VHDL编程] chuankou

说明：verilog uart 串口与计算机通讯多字节通讯程序-UART Verilog serial port and computer communications multi byte communication program
<王志> 在 2025-06-21 上传 | 大小：272kb | 下载：0

[VHDL编程] LCD12864

说明：简单的12864 程序，实现简单的12864控制输出-Simple 12864 program
<王志> 在 2025-06-21 上传 | 大小：269kb | 下载：0

[VHDL编程] liushuideng

说明：基本的流水灯控制程序，简单的控制功能-Basic flow light control procedures, simple control functions
<王志> 在 2025-06-21 上传 | 大小：162kb | 下载：0

[VHDL编程] banjian

说明：完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。-Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.
<zwq> 在 2025-06-21 上传 | 大小：154kb | 下载：0

[VHDL编程] counter9

说明：运用VHDL输入方式设计一个0-9之间的减1计数器，完成程序的编译、综合、仿真测试，并给出仿真波形-Design using VHDL input between minus a 0-9 counter, complete compilation, synthesis, simulation, test procedures, and gives the simulation waveforms
<zwq> 在 2025-06-21 上传 | 大小：183kb | 下载：0