[VHDL编程] Pre-Emphasis

说明：A novel approach to equalization of high-speed serial links combines both amplitude pre-emphasis to correct for intersymbol interference and phase pre-emphasis to compensate for deterministic jitter, in particular, data-dependent jitter. Phase pree
<vel> 在 2025-06-19 上传 | 大小：7.26mb | 下载：0

[VHDL编程] VLSI4

说明：The mismatch drift of dynamic circuits, which must be corrected by precharging before activation, is a fundamental process and device reliability issue for very large scale integration (VLSI) circuits. In this paper, we report the consequences
<vel> 在 2025-06-19 上传 | 大小：22.63mb | 下载：0

[VHDL编程] 1

说明：than dc parameter (saturation current, threshold voltage, etc.) degradation. An electron beam probing was performed on a 64-Mb DRAM chip to detect the influence of gate capacitance variation in dynamic circuit blocks before and after hot-carr
<vel> 在 2025-06-19 上传 | 大小：19.95mb | 下载：0

[VHDL编程] 2

说明： for the first time, the impact of hotcarrier-induced gate capacitance variation on dynamic circuits in a VLSI chip. To investigate the mismatch drift due to the hot-carrier-induced gate capacitance variation, internal probing was performed at
<vel> 在 2025-06-19 上传 | 大小：12.09mb | 下载：0

[VHDL编程] sdram

说明：FPGA读写SDRAM。里面有详细的注释，供初学者参考，Verilog 语言-FPGA read SDRAM. There are detailed notes, reference for beginners,
<果粒橙> 在 2025-06-19 上传 | 大小：8.59mb | 下载：0

[VHDL编程] DDS

说明：FPGA实现三通道DDS信号源Verliog程序-FPGA to achieve three-channel DDS signal source Verilog program
<果粒橙> 在 2025-06-19 上传 | 大小：8.95mb | 下载：0

[VHDL编程] uart_rx

说明：FPGA实现串口接收功能 Verilog语言-Serial reception FPGA Verilog language
<果粒橙> 在 2025-06-19 上传 | 大小：3.12mb | 下载：0

[VHDL编程] uart_tx

说明：FPGA实现串口发送 Verilog 语言-Serial reception FPGA Verilog language.
<果粒橙> 在 2025-06-19 上传 | 大小：3.16mb | 下载：0

[VHDL编程] basesignal

说明：产生一个长为1000的二进制随机序列，“0”的概率为 0.8，”1”的概率为0.2；  对上述数据进行归零AMI编码，脉冲宽度为符号宽度 的50 ，波形采样率为符号率的8倍，画出前20个符 号对应的波形（同时给出前20位信源序列）  改用HDB3码，画出前20个符号对应的波形  改用密勒码，画出前20个符号对应的波形  分别对上述1000个符号的波形进行功率谱估计，画出 功率谱  改变信源“0”的概率，观察AMI码的功率谱变化
<王先生> 在 2025-06-19 上传 | 大小：4kb | 下载：0

[VHDL编程] cpu

说明：vhdl实现处理器基本功能，不包括流水线-VHDL to achieve the basic functions of the processor
<王先生> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] code

说明：若输入信道的各符号等概出现，求该信道 的互信息量 • 画出不同信噪比下的互信息量变化的曲线， 以M为参数，画一簇曲线（其中加上一条 AWGN信道容量曲线作对比） • 调整函数a=f(x)，使当x=si时，a=iA‐b，b也为 一实常数，在A和 不变的情况下，互信息 量随b的变化情况是什么趋势？ • b的取值对互信息量随信噪比的变化曲线的 影响-If the input channel of the symbols, such as concept, f
<王先生> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：某数据传输系统，试图利用300-3400Hz的话音通 道进行载波传输，波形信道为加性高斯白噪声信道。 –采用线性传输，收发两端拟采用滚降系数0.5的根 号升余弦滤波，以解决采样点失真问题。 –以下仿真采用无记忆采样信道模型，其中受器件限 制，复基带采样点平均功率受限为1，复基带采样 点噪声功率为可调参量-A data transmission system, trying to use 300-3400Hz voice channel for carrier transmission, wave
<王先生> 在 2025-06-19 上传 | 大小：10kb | 下载：0