资源列表
[VHDL编程] sequenceur
说明:sequenceur simulation vhdl sur quartus<aria > 在 2025-06-14 上传 | 大小:409kb | 下载:0
[VHDL编程] sd_crc7_c16
说明:sd crc7 crc16 校验 verilog实现-sd crc7 crc16 verilog<李红敏> 在 2025-06-14 上传 | 大小:2kb | 下载:0
[VHDL编程] usb_device_core
说明:usb 设备 IP核 verilog实现-usb device core, verilog<李红敏> 在 2025-06-14 上传 | 大小:37kb | 下载:0
[VHDL编程] mod.verilog
说明:计算两个数值间的最大公约数和最小公倍数。-calculate two numbers greatest common divisor and lowest common multiple.<李京伦> 在 2025-06-14 上传 | 大小:1kb | 下载:0
[VHDL编程] stopwatch
说明:具有计时功能。此秒表有3个按键(reset, start,select)按下reset键后,秒表清零,按下start键后,开始计时, 再次按下start键后, 停止计时,按下 ,可以轮流切换显示秒和分钟,百分一秒。-With timing function.This stopwatch has three buttons (reset, start, select) after pressing the reset button, a stopwatch reset, press the sta<孙锐群> 在 2025-06-14 上传 | 大小:2.32mb | 下载:0