[VHDL编程] EPD

说明：Quartus II开发环境下的鉴相器的图形实现。-Quartus II phase discriminator
<snow> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA-2048

说明：一开始方格内会随机出现2这个小数字，每次可以选择上下左右其中一个方向去滑动，每滑动一次，所有的数字方块都会往滑动的方向靠拢外，系统也会在空白的地方乱数出现一个数字2或4方块，出现2的概率是出现4的概率的3倍，相同数字的方块在靠拢、相撞时会相加。系统给予的数字方块不是2就是4，玩家要想办法在这小小的16格范围中凑出“2048”这个数字方块。断的叠加最终拼凑出2048这个数字就算成功通关。当所有16格数字已满，无法叠加，且没有出现2048这个数字则算游戏失败。-Will randomly appea
<吴国耀> 在 2025-06-20 上传 | 大小：6kb | 下载：0

[VHDL编程] ARM(Verilog-a-VHDL)

说明：基于VHDL/Verilog实现的arm0,ARM5-7核-Based on VHDL/Verilog implementations arm0, ARM5-7 nuclear
<吴国耀> 在 2025-06-20 上传 | 大小：1.55mb | 下载：0

[VHDL编程] Simple-design-of-traffic-lights

说明：交通灯的显示有很多方式，如十字路口、丁字路口等，而对于同一个路口又有很多不同的显示要求，比如十字路口，车子如果只要东西和南北方向通行就很简单，而如果车子可以左右转弯的通行就比较复杂，本实验仅针对最简单的南北和东西直行的情况。-Traffic lights show there are many ways, such as intersections, T-junction, etc., and for the same intersection there are a lot of differ
<li> 在 2025-06-20 上传 | 大小：86kb | 下载：0

[VHDL编程] Multiplier

说明：设计一个能进行两个十进制数相乘的乘法器，乘数和被乘数均小于100。-Can design a multiplier multiplying two decimal numbers, the multiplier and multiplicand are less than 100.
<li> 在 2025-06-20 上传 | 大小：25kb | 下载：0

[VHDL编程] DEMUX1_4

说明：this project about demultiplexer one to four compiled and implanted in cart fpga xilinx 3E, with file .bit
<gps> 在 2025-06-20 上传 | 大小：208kb | 下载：0

[VHDL编程] MUX4_1_2bits_fonction

说明：this project about multiplexer four to one compiled and implanted in cart fpga xilinx 3E, with file .bit
<gps> 在 2025-06-20 上传 | 大小：98kb | 下载：0

[VHDL编程] m_counter

说明：this project about compteur m bit compiled and implanted in cart fpga xilinx 3E, with file .HDL and .bit
<gps> 在 2025-06-20 上传 | 大小：565kb | 下载：0

[VHDL编程] diviseurFrquence50MhzTo1hz

说明：this file about frequency divider 50 MHz to 1 Hz used in 7-segment display
<gps> 在 2025-06-20 上传 | 大小：413kb | 下载：0

[VHDL编程] jiecheng

说明：利用Verilog语言中的函数调用实现阶乘运算的功能-Function calls use Verilog language implementation of the factorial function computing
<坚果墙> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] niosLED

说明：FPGA 实现LED，好用的东西 ，好用的东西 -FPGA LED
<孙延帅> 在 2025-06-20 上传 | 大小：12.08mb | 下载：0

[VHDL编程] cic_40Mhz

说明：40MHz的CIC滤波器的FPGA设计，内容很完备-CIC filter of FPGA design in 40MHz，content is complete
<程联开> 在 2025-06-20 上传 | 大小：7kb | 下载：0