[VHDL编程] 8_1

说明：一个具有置位、复位、左移和右移功能的八位移位寄存器/“01011010”序列检测器。移位寄存器电路端口为：异步清零输入端口rst，输入时钟clk，置数判断输入端口load，移位类型判断输入端口m，数据输入端口data[7:0]，输出端口q[7:0]。序列检测器电路端口为：异步清零输入端口rst，输入时钟clk，串行数据输入端口d，输出标志端口s。(A eight bit shift register / 01011010 sequence detector with set, reset, le
<白学 > 在 2025-06-08 上传 | 大小：92kb | 下载：0

[VHDL编程] 7_1

说明：电路端口为：异步清零输入端口rst，输入时钟clk_in，输出时钟clk_out。并分别采用两种以上的方法实现。(Frequency divider circuit port is: Asynchronous Clear input port rst, input clock clk_in, output clock clk_out. And use two or more methods to achieve.)
<白学 > 在 2025-06-08 上传 | 大小：265kb | 下载：0

[VHDL编程] MUSIC

说明：乐曲硬件演奏电路的主系统由4个模块组成： FDIV、CODE_DATA、F_CODE和DRIVER。其中，模块U1（FDIV）是分频功能将输入的6MHz的时钟信号分频成1MHZ和4Hz的信号。U2（CODE_DATA）类似于弹琴的人的手指；模块U3（F_CODE）类似于琴键；模块U4（DRIVER）类似于琴弦或音调发声器。(The main system of musical performance circuit consists of 4 modules: FDIV, CODE_DATA,
<AaronAlert > 在 2025-06-08 上传 | 大小：388kb | 下载：0

[VHDL编程] Comparator

说明：VHDL Bit Comparator
<sidpokhrel > 在 2025-06-08 上传 | 大小：527kb | 下载：0

[VHDL编程] decimal_counter

说明：Decimal counter in VHDL
<sidpokhrel > 在 2025-06-08 上传 | 大小：191kb | 下载：0

[VHDL编程] digit_hex_4

说明：4 Digit HEX Counter,VHDL, Spartan 3E, Nexys 2
<sidpokhrel > 在 2025-06-08 上传 | 大小：182kb | 下载：0

[VHDL编程] Sec_counter

说明：Seconds Counter USing 50Mhz clock,VHDL, Spartan 3E, Nexys 2
<sidpokhrel > 在 2025-06-08 上传 | 大小：138kb | 下载：0

[VHDL编程] Sevensegnemt

说明：Seven Segment Decode And Display All HEX,VHDL, Spartan 3E, Nexys 2
<sidpokhrel > 在 2025-06-08 上传 | 大小：192kb | 下载：0

[VHDL编程] Traffic Lights

说明：VHDL 交通信号灯设计代码，实现简单的十字路口红绿黄信号灯的转换(VHDL traffic light design)
<tingli > 在 2025-06-08 上传 | 大小：3.55mb | 下载：0

[VHDL编程] f32c-master

说明：FPGArduino源码，f32c：VHDL的MIPS和RISC-V指令集实现(FPGArduino source code, f32c:VHDL MIPS and RISC-V instruction set implementation)
<Peter Bee > 在 2025-06-08 上传 | 大小：3.77mb | 下载：0

[VHDL编程] xapp1052

说明：ML605开发版 生成IP核的时候选择250MHZ pcie2.0 X4 5Gb/s 其他参考PDF文档。(When the ML605 development version generates the IP kernel, select 250MHZ pcie2.0 X4 5Gb/s Other reference PDF documents.)
<herryhu > 在 2025-06-08 上传 | 大小：10.94mb | 下载：0

[VHDL编程] UART-Altera

说明：使用Atera FPGA CycloneII 实现串口通信，遵循RS232协议。FPGA上的模块实现了数据的接收，取补码和发送。(Achieve serial communication with FPGA, following the protocol of RS232.)
<swy0721 > 在 2025-06-08 上传 | 大小：1.73mb | 下载：0