[VHDL编程] tb_w

说明：简单的testbench制作方法，对初学者有点帮助-Testbench simple manufacturing method, for beginners a little help
<yang> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] wtem

说明：简单的排队算法，还不是很全面 对初学者有所帮助-Simple queuing algorithm, not a very comprehensive help for beginners
<yang> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] nihonddeng

说明：用VHDL实现16个霓虹灯按照多种方式闪亮.-16 used VHDL realize a variety of ways in accordance with the flashing neon lights.
<Jame> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 100vhdl

说明：100个简单而使用的以 Quartus软件为基础的 VHDL程序 看看对你会有一定的帮助-100 simple and used to Quartus software VHDL-based procedures to see if you will help
<时亮亮> 在 2025-06-08 上传 | 大小：230kb | 下载：0

[VHDL编程] SIMTUT_TB.VHD

说明：用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.-StateCAD design with a
< 程凯> 在 2025-06-08 上传 | 大小：13kb | 下载：0

[VHDL编程] stopwatch_tb.vhd

说明：用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解，体会ISE集成的各种设计工具的使用方法与技巧。-ISE tools used in the design
< 程凯> 在 2025-06-08 上传 | 大小：341kb | 下载：0

[VHDL编程] ModularDesign

说明：一个简单的Modular Design设计,源代码，分别用Verilog和VHDL两种语言描述，本设计顶层模块由3个子模块组成.-Modular Design of a simple design, source code, respectively, with Verilog and VHDL descr iption of the two languages, the design of top-level module from the 3 sub-module.
< 程凯> 在 2025-06-08 上传 | 大小：406kb | 下载：0

[VHDL编程] LVDS

说明：以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.-LVDS design for example to study the timing analysis ISE as well as the use of low-level device layout method in the bottom of the layout of LVDS devi
< 程凯> 在 2025-06-08 上传 | 大小：126kb | 下载：0

[VHDL编程] ddswase

说明：dds信号发生器，可以产生任意频率的正弦波，发波和谐波.已经编译通过-dds signal generator, can generate any frequency of the sine wave, the waves and harmonics. has been compiled through
<> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] suocun

说明：vhdl3分频功能看名字就知道了，还用多说什么吗，大家都是聪明人 -vhdl3 frequency function names look know, but also with what you say, we are all smart people
<fql984722> 在 2025-06-08 上传 | 大小：34kb | 下载：0

[VHDL编程] FPGA

说明：HDTV视频内容创作的繁荣以及在带宽受限的广播信道环境中传送这些视频内容的方法，不断催生新的视频压缩标准和相关视频图像处理设备。-HDTV video content creation and prosperity as well as bandwidth-constrained environment of the broadcasting channel to send video content of these methods, birth of a new video compress
<chenqunqin> 在 2025-06-08 上传 | 大小：58kb | 下载：0

[VHDL编程] fifo-1117

说明：这是异步FIFO的VHDL实现代码，已经在FPGA上通过实践证明，运行状态良好-This is the asynchronous FIFO realize the VHDL code, the FPGA has been proved through practice, running in good condition
<杨宇> 在 2025-06-08 上传 | 大小：20kb | 下载：0