[VHDL编程] OFDM_LTE_CHANNEL_ESTIMATION

说明：关于LTE和OFDM的信道估计中外文献，下载了很多，对于研究通信很有用(LTE and OFDM on the channel estimation of Chinese and foreign literature, download a lot of useful for the study of communication)
<泡芙的味道 > 在 2025-06-04 上传 | 大小：44.81mb | 下载：0

[VHDL编程] EDAadd

说明：全加器Full adder schematic waveform diagram(Full adder schematic waveform diagram)
<@哈哈@ > 在 2025-06-04 上传 | 大小：2.83mb | 下载：0

[VHDL编程] 软件工程 copy

说明：熟悉编码、译码器、数据选择器等组合逻辑功能模块的功能与使用方法 掌握用MSI设计的祝贺逻辑电路的方法(Familiar with the functions and application methods of combinational logic function modules, such as code, decoder, data selector, etc. Mastering the logic circuit of congratulation logic circuit d
<benjamina > 在 2025-06-04 上传 | 大小：1.02mb | 下载：0

[VHDL编程] LCD1602_UART

说明：kc705上的1602显示模块的verilog源码，以及UART源码，附带一些设计过程资料(kc705 1602 display module source code,and UART source code.addition to some design progress document.)
<WinThor > 在 2025-06-04 上传 | 大小：33.85mb | 下载：0

[VHDL编程] MAX

说明：DFSGAAFDGFGHFHSHFSDHFHSH(GSFDGSDFGSFGSFGSGSFGSGSGFSGS)
<sdasdaw > 在 2025-06-04 上传 | 大小：286kb | 下载：0

[VHDL编程] LCD12864

说明：VHDL已经在CPLD_EPM240调试OK,,LCD12864显示英文(VHDL has debugged OK in CPLD_EPM240, and LCD12864 shows English)
<jsu > 在 2025-06-04 上传 | 大小：44kb | 下载：0

[VHDL编程] Convolution

说明：卷积程序的Verilog程序，实现卷积功能(Convolution program Verilog program to achieve convolution function)
<Guo Site > 在 2025-06-04 上传 | 大小：78kb | 下载：0

[VHDL编程] Chapter4

说明：Digital Design Verilog
<khan12 > 在 2025-06-04 上传 | 大小：1.51mb | 下载：0

[VHDL编程] 27个FPGA实例源代码

说明：一些对初学者比较实用的源码，ASK，PSK，FSK调制解调(Some of the more practical source code for beginners)
<寒夜趣味 > 在 2025-06-04 上传 | 大小：1.22mb | 下载：0

[VHDL编程] Tutorial2

说明：adder4bit scheme, full adder, half adder, and practice
<Brader > 在 2025-06-04 上传 | 大小：256kb | 下载：0

[VHDL编程] 2F

说明：testing testbench to device under test (dut)
<Brader > 在 2025-06-04 上传 | 大小：13kb | 下载：0

[VHDL编程] seg_1

说明：计时模块，数码管显示，格式：时，分，秒。用于初学者参考学习(Time module, digital tube display, format: time, minute, second)
<1Q84> 在 2025-06-04 上传 | 大小：5.6mb | 下载：0