[VHDL编程] PCI_SEND

说明：通过PCI数据传输总线，实现PC到PCI板卡的高速数据传输，PCI总线使用9054芯片进行总线协议的转换(Realizing data transmission of PCI)
<踏破残空 > 在 2025-06-07 上传 | 大小：541kb | 下载：0

[VHDL编程] Verilog秒表设计

说明：用verilog在basys2开发板上实现一个具有置零、开始、暂停、记忆功能的秒表。(Implement a stopwatch which containing reset,pause,start,memory functions with the verilog on the vivado based on the basys2 development board.)
<terriao > 在 2025-06-07 上传 | 大小：623kb | 下载：0

[VHDL编程] VB_远控源代码

说明：激动地驱蚊器翁群翁二道区大多阿萨德阿萨德阿萨德阿萨德阿萨德爱的啊(qqweqewedftrdffwerfasdgyeyrtsgdscfdzfqdawd)
<梁文麒 > 在 2025-06-07 上传 | 大小：2.27mb | 下载：0

[VHDL编程] t

说明：用于NI单片机电流电压采样以及显示，其中含有部分程控电流与程控电压，可用于并联限流限压电路。(It is used for sampling and displaying the current and voltage of NI single-chip microcomputer. It contains part of program-controlled current and program-controlled voltage and can be used for parallel
<非飞飞 > 在 2025-06-07 上传 | 大小：3kb | 下载：0

[VHDL编程] pl1

说明：数码管仿真实例，内含例程和波形仿真，欢迎前来学习(Example of digital tube simulation)
<黒 > 在 2025-06-07 上传 | 大小：4.08mb | 下载：0

[VHDL编程] ADC_cha

说明：ADC，Analog-to-Digital Converter的缩写，指模/数转换器或者模拟/数字转换器。是指将连续变量的模拟信号转换为离散的数字信号的器件。真实世界的模拟信号，例如温度、压力、声音或者图像等，需要转换成更容易储存、处理和发射的数字形式。模/数转换器可以实现这个功能，在各种不同的产品中都可以找到它的身影。(ADC Analog-to-Digital, the abbreviation of Converter fingerprint / digital converter or
<一凡么 > 在 2025-06-07 上传 | 大小：77.34mb | 下载：0

[VHDL编程] libffi-6

说明：regregwergerw gewrgewrgewr gergewrgewrgrew
<ruusl > 在 2025-06-07 上传 | 大小：25kb | 下载：0

[VHDL编程] mips-cpu-master

说明：MIPS Implementation in Verilog. Full source code!
<loox_dg > 在 2025-06-07 上传 | 大小：39kb | 下载：0

[VHDL编程] minirisc-master

说明：Implementation of the MiniRisc CPU in Verilog!
<loox_dg > 在 2025-06-07 上传 | 大小：88kb | 下载：0

[VHDL编程] 单片机超声波测距程序

说明：51单片机超声波测距程序资料,包括全部的原理图设计，实物图设计，还有完整的程序(51 singlechip ultrasonic ranging program data, including all the schematic design, physical design, and complete program.)
<独酌陈酿 > 在 2025-06-07 上传 | 大小：1.58mb | 下载：0

[VHDL编程] CNT12

说明：运用VHDL语言编写的可实现12进制的计数器。(A 12 - scale counter written in VHDL.)
<wo1582145 > 在 2025-06-07 上传 | 大小：255kb | 下载：0

[VHDL编程] FPGA开发全攻略

说明：FPGA设计攻略及流程，包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
<morningwater > 在 2025-06-07 上传 | 大小：9.93mb | 下载：0