[VHDL编程] project_zyg

说明：利用HC——SR04的超声波模块与EGO1板子外加一个EMAX电机形成一个测距报警器 上传文件为vivado程序(Using the HC - SR04 ultrasonic module and the EGO1 board plus a EMAX motor to form a range finder to upload the file as the vivado program)
<nbnm > 在 2025-06-08 上传 | 大小：1.92mb | 下载：0

[VHDL编程] FSM two sequence

说明：FSM sequence detector
<mgvayada > 在 2025-06-08 上传 | 大小：4kb | 下载：0

[VHDL编程] 2_FFs

说明：Flipflop with all possible combination verilog
<mgvayada > 在 2025-06-08 上传 | 大小：11kb | 下载：0

[VHDL编程] exp1

说明：vhdl xinhao,..............
<Creator > 在 2025-06-08 上传 | 大小：1.05mb | 下载：0

[VHDL编程] dds

说明：基于DDS的信号源设计（包括三角波、正弦波、方波）(Design of signal source based on DDS)
<雨渔鱼 > 在 2025-06-08 上传 | 大小：4.41mb | 下载：0

[VHDL编程] VHDLwork

说明：几个示例程序 用于初学者学习 比如计算器 停表之类程序(Several sample programs are used for beginners to learn)
<林颂威 > 在 2025-06-08 上传 | 大小：4.82mb | 下载：0

[VHDL编程] AES 128 ECB Decryption

说明：Block mode related AES-EBC Encryption
<RsD > 在 2025-06-08 上传 | 大小：23kb | 下载：0

[VHDL编程] AES 128 ECB Encryption

说明：Block mode related AES-EBC Decryption
<RsD > 在 2025-06-08 上传 | 大小：25kb | 下载：0

[VHDL编程] Package for AES-128

说明：Block mode related AES Package
<RsD > 在 2025-06-08 上传 | 大小：22kb | 下载：0

[VHDL编程] APBL

说明：APBL通信协议的FPGA设计，适用于高速通讯(APBL communication protocol FPGA verilog design)
<gq_zhou > 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] uart

说明：FPGA Verilog设计UART通讯程序(UART communication code with Verilog in FPGA)
<gq_zhou > 在 2025-06-08 上传 | 大小：115kb | 下载：0

[VHDL编程] AHB_LITE

说明：AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)
<gq_zhou > 在 2025-06-08 上传 | 大小：2kb | 下载：0