资源列表

« 1 2 ... 49 50 51 52 53 5455 56 57 58 59 ... 4310 »

[VHDL编程DPLL

说明:数字锁相环(DPLL)的介绍与硬件实现设计-Introduction and hardware design of Digital PLL (DPLL)
<BenQlin> 在 2025-06-08 上传 | 大小:1.3mb | 下载:1

[VHDL编程pll_clock

说明:自己写的时钟提取逻辑。用于时钟恢复电路。-Write your own clock extraction logic. For the clock recovery circuit.
<MML> 在 2025-06-08 上传 | 大小:2kb | 下载:1

[VHDL编程VHDL-tutorial-codes

说明:VHDL tutorial ccodes
<siavosh> 在 2025-06-08 上传 | 大小:14kb | 下载:1

[VHDL编程bridge

说明:FPGA和A/D转换芯片ad7862的IP,可实现4路数据的采样和读取。 用verilog实现的-FPGA and the A/D conversion chip ad7862' s IP, can achieve 4-way data sampling and reading. Achieved with verilog
<sss> 在 2025-06-08 上传 | 大小:3kb | 下载:1

[VHDL编程stopwatch

说明:具有暂停、清零功能的秒表,采用结构化方法设计-Stopwatch with the function of pause and clearing.
<刘泽民> 在 2025-06-08 上传 | 大小:7kb | 下载:1

[VHDL编程carry-save-multiplier-Verilog-code

说明:进位存储乘法器Verilog代码,该乘法器的显著特点是其性能取决于使用的硬件而与数据长度无关.-carry save multiplier Verilog code
<zhang chunhui> 在 2025-06-08 上传 | 大小:1kb | 下载:1

[VHDL编程user_logic_0

说明:基于microblaze EDK 工程,实现六种RFID 协议的ip core。-Based on microblaze EDK project, to achieve the six RFID protocol ip core.
<王海峰> 在 2025-06-08 上传 | 大小:4kb | 下载:1

[VHDL编程33162769crcm

说明:基于FPGA的差错控制编码,CRC循环校验码的VHDL程序代码,含仿真文件-FPGA-based error control coding, CRC cyclic check code VHDL code, including simulation file
<Angela Lee> 在 2025-06-08 上传 | 大小:1kb | 下载:1

[VHDL编程Quartus

说明:Quartus的鉴相器硬件电路设计 Quartus的鉴相器硬件电路设计 -Quartus the hardware design phase detector phase Quartus' s Quartus hardware circuit design of hardware circuit design phase
<gudaoping> 在 2025-06-08 上传 | 大小:4.36mb | 下载:1

[VHDL编程Verilog-Round-Robin-Arbiter-Model.tar

说明:Verilog Round Robin Arbiter Model
<pippo> 在 2025-06-08 上传 | 大小:1kb | 下载:1

[VHDL编程AD7888-sampling-with-VHDL

说明:用VHDL语言编写的AD7888模数转换芯片的采样程序- AD7888 sampling with VHDL program
<孟垂哉> 在 2025-06-08 上传 | 大小:67kb | 下载:1

[VHDL编程Nios_Example_07_SD_35TFT

说明:这是一个nios工程,控制TFT液晶屏的程序。FPGA平台用Verilog HDL语言编写的,MCU软核程序有C语言编写。通过这一个完成的工程,你就会明白SOPC的一些实现方法。-This is a nios engineering, control TFT LCD screen program. The FPGA platform Verilog HDL language preparation with the nuclear program has a soft, MCU written
<方芳> 在 2025-06-08 上传 | 大小:22.82mb | 下载:1
« 1 2 ... 49 50 51 52 53 5455 56 57 58 59 ... 4310 »

源码中国 www.ymcn.org