[VHDL编程] canopen-spec

说明：CANopen协议的详细说明，清楚的解释了什么是对象字典，以及SDO，PDO的通信规范，对CANOPEN通信状态机也作了说明。-CANopen protocol details, a clear explanation of what is an object dictionary, and SDO, PDO' s communications standards, for CANOPEN communication state machine are also described.
<朱晖> 在 2025-12-14 上传 | 大小：45kb | 下载：1

[VHDL编程] verilog_a_modeling

说明：verilog-a 建模，在Cadence 中建立一个二级运放的VerilogA行为级模型，并进行建立时间等等仿真，以及对S/H电路的建模和仿真。 -verilog-a model in Cadence to create a secondary op amp VerilogA behavioral model and the simulation set-up time, etc., as well as S/H circuit modeling and simulation.
<史培霖> 在 2025-12-14 上传 | 大小：1.95mb | 下载：1

[VHDL编程] cal

说明：运用quartusII vhdl语言做成的计算器-Made use of quartusII vhdl calculator language
<yeung yun> 在 2025-12-14 上传 | 大小：12.4mb | 下载：1

[VHDL编程] Jpeg_decoder

说明：It is jpeg_decoder program. Source code are C and Verilog HDL.File .c reads data from jpeg and convert it to binary bit stream.Decoder is by verilog file
<doulce> 在 2025-12-14 上传 | 大小：195kb | 下载：1

[VHDL编程] eetop.cn_licgen_ise_13.1

说明：this the license genarator for xilinx ISE DESIGN SUIT 13.1 -this is the license genarator for xilinx ISE DESIGN SUIT 13.1
<raghul> 在 2025-12-14 上传 | 大小：286kb | 下载：1

[VHDL编程] or1200

说明：片上系统设计思想与源代码分析光盘；片上系统设计思想与源代码分析光盘-SOC design source for or1200
<liyy> 在 2025-12-14 上传 | 大小：4.12mb | 下载：1

[VHDL编程] Internal_UFM_Oscillator

说明：本设计允许用户初始化并使用MAXII和MAX V中的内部时钟。-This application describes instantiating the internal oscillator and using it in the MAX® II and MAX V devices.
<edison> 在 2025-12-14 上传 | 大小：123kb | 下载：1

[VHDL编程] 5B6B-codec

说明：verilog hdl实现5B6B编译码（光纤通信线路码型），包含了时钟发生器模块 ，信号源模块 ，编码模块 ，译码模块， 和检错模块，并通过modesim仿真验证。-verilog hdl achieve 5B6B encoding and decoding (code-based fiber-optic communication lines), contains a clock generator module, signal source modules, code modules, d
<林海全> 在 2025-12-14 上传 | 大小：4kb | 下载：1

[VHDL编程] usb-blaster

说明：FPGA的jtag下载线，适用于Actel系列。-FPGA-jtag download cable for Actel series.
<小熊> 在 2025-12-14 上传 | 大小：4.8mb | 下载：1

[VHDL编程] medianfilter

说明：图像滤波中的中值滤波，有效滤除椒盐噪声，使用verilog语言编写-Image filtering in the median filter, effectively filter out salt and pepper noise, using verilog language
<钱军> 在 2025-12-14 上传 | 大小：3.11mb | 下载：1

[VHDL编程] odd_div

说明：利用Verilog实现奇术次分频，这里只举了一个例子，但任意奇数次分频均可以用该原理实现。-Patients achieving the odd times using Verilog frequency, just to cite one example, but any odd frequency can be achieved with the principle.
<吴平> 在 2025-12-14 上传 | 大小：336kb | 下载：1

[VHDL编程] ug129

说明：picoblaze 详细介绍，让你更深入的了解picoblaze-picoblaze details
<lineng> 在 2025-12-14 上传 | 大小：747kb | 下载：1