[VHDL编程] cam_test

说明：一个验证过的CAM源码（CAM=Content Address Memory）。语言为verilog-CAM a verified source (CAM = Content Address Memory). Language for Verilog
<天策> 在 2025-06-14 上传 | 大小：30kb | 下载：0

[VHDL编程] VHDLexamples

说明：VHDL案例代码，配套雷伏荣编的《VHDL电路设计》-Case VHDL code, matching Lei Fu-rong series "VHDL Circuit Design"
<王修杨> 在 2025-06-14 上传 | 大小：110kb | 下载：0

[VHDL编程] dianti

说明：以FPGA技术为基础，以VHDL为语言，以QuartusII为工具，设计一个5层楼的电梯控制器-To FPGA technology, to VHDL language to QuartusII as a tool to design a 5-story elevator controller
<linyao> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] shuzizhongdianlu

说明： 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。 -The use of counters and prescaler design a real-time clock. Mold needs a total of 24 counters, 2 Die 6 counters,
<linyao> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] sdram_design

说明：SDRAM存取控制器设计书，包含标准的SDRAM读写控制功能，和自动刷新功能。对VHDL设计初学者很有帮助。密码MMCTEAM。-SDRAM access controller design books, contain standard SDRAM read and write control functions, and auto refresh function. VHDL design helpful for beginners. Password MMCTEAM.
<John> 在 2025-06-14 上传 | 大小：238kb | 下载：0

[VHDL编程] sd_reader

说明：SD卡读卡器模块的VHDL及软件驱动代码，可作为外设挂接在Avalon总线上。支持以SD模式、4线模式读取。在24MHz时钟驱动下读取速率可达8MByte/s-SD card reader module and software drivers VHDL code, can be articulated as a peripheral bus in Avalon. To support the SD model, 4-wire mode read. Driven by the 24MHz clo
<ctqy> 在 2025-06-14 上传 | 大小：18kb | 下载：0

[VHDL编程] vga_card

说明：VGA模块的VHDL代码和软件驱动，可作为外设挂接在Avalon总线上。用一块SRAM作为显存，双缓存切换模式。-VGA module VHDL code and software drivers can be articulated as a peripheral bus in Avalon. As with a piece of SRAM memory, dual-mode cache switching.
<ctqy> 在 2025-06-14 上传 | 大小：6kb | 下载：0

[VHDL编程] VHDL100

说明：VHDL语言100例，通过例子了解VHDL语言。-VHDL language of 100 cases, through the example of VHDL language understanding.
<joshua> 在 2025-06-14 上传 | 大小：324kb | 下载：0

[VHDL编程] leon-2.2.tar

说明：
<Jackson> 在 2025-06-14 上传 | 大小：371kb | 下载：0

[VHDL编程] RGBtoYCbCr

说明：采用FPGA实现色彩空间转换R’G’B’ to Y’CbCr的VHDL和verilog源代码,支持xilinx的各种器件. -FPGA realization of the use of color space conversion RGB to Y CbCr of VHDL and Verilog source code, to support a variety of Xilinx devices.
<Jackson> 在 2025-06-14 上传 | 大小：402kb | 下载：0

[VHDL编程] modelsim_howto

说明：modelsim的使用方法,modelsim 是VHDL的仿真工具-how to use modelsim
<siva> 在 2025-06-14 上传 | 大小：1.19mb | 下载：0

[VHDL编程] ch2ex

说明：部分电路模块的VHDL代码，包括组合逻辑与时序逻辑电路-Part of the circuit module VHDL code, including combinational logic and sequential logic circuit
<王修杨> 在 2025-06-14 上传 | 大小：2kb | 下载：0