资源列表
[VHDL编程] rd1042_source_code
说明：hi this reference code for UART use UAER0_3-hi this is reference code for UART use UAER0_3<Praveen> 在 2025-06-12 上传 | 大小：279kb | 下载：0
[VHDL编程] FPGA_FIFO
说明：使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。-Prepared by the use of Verilog synchronous FIFO, through the setup program in the FIFO depth DEPTH settings, FIFO_WRITE_CLOCK rising<张键> 在 2025-06-12 上传 | 大小：1kb | 下载：0
[VHDL编程] uart8
说明：使用Libero提供的异步通信IP核实现UART通信，并附带仿真程序。UART设置为1位开始位，8位数据位，1位停止位，无校验。且UART发送自带2级FIFO缓冲，占用FPGA面积很小。-Libero provided the use of asynchronous communication IP core implementation UART communications, and incidental simulation program. UART is set to 1 to sta<张键> 在 2025-06-12 上传 | 大小：856kb | 下载：0
[VHDL编程] UART
说明：自己实用Verilog编写的UART程序，1位开始位，8位数据位，1位停止位，本测试程序配置完管脚后，实用串口大师发送数据，则返回数据为发送数据+1-Verilog prepared their own UART practical procedures to start a bit, 8 data bits, 1 stop bit, the test procedure End pin configuration, the utility serial Master to send data,<张键> 在 2025-06-12 上传 | 大小：248kb | 下载：0
[VHDL编程] verilogsram
说明：Verilog语言对SRAM的操作,也提一些简单的快速操作SRAM的技巧。 -Verilog language to the SRAM operation, also raises simply some operates SRAM fast the skill.<hejianlun> 在 2025-06-12 上传 | 大小：293kb | 下载：0
[VHDL编程] VGA_interface_with_FPGA
说明：对于设计VGA接口非常有帮助，无需专门的VGA芯片，设计实现方便-VGA interface for the design of very helpful, without specialized VGA chip, designed to facilitate implementation<mike> 在 2025-06-12 上传 | 大小：247kb | 下载：0
[VHDL编程] connect20090223
说明：fpga从FIFO读数据并上传到双口ram中。-FPGA read data from the FIFO and upload it to dual-port ram Medium.<张菁> 在 2025-06-12 上传 | 大小：458kb | 下载：0