[VHDL编程] uart01

说明：一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序-A RS232 computer interface implementation with FPGA-based VHDL language communications designed a very simple procedure
<ouping> 在 2025-06-10 上传 | 大小：137kb | 下载：0

[VHDL编程] jpeg.tar

说明：This project features a complete JPEG Hardware Compressor (standard Baseline DCT, JFIF header) with 2:1:1 subsampling, able to compress at a rate of up to 24 images per second (on XC2V1000-4 @ 40 MHz with resolution 352x288). Image resolution is no
<Bill Guan> 在 2025-06-10 上传 | 大小：3.26mb | 下载：0

[VHDL编程] MedFilter_VHDL

说明：用VHDL实现了Matlab中MedFilt1函数3阶中值滤波。进行排序时没有用软件使用的排序法，而是通过简单的比较实现。-VHDL implementation using the Matlab function MedFilt1 of 3-order median filter. Sort of no use when the software used to sort the Law, but through a simple comparison of implementation.
<mike.chen> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] par_fir

说明：FIR滤波器流水线结构代码，通过流水线结构与分布式算法的结合-Pipelined FIR filter structure code
<jiangkun> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] da_fir

说明：8阶对称系数FIR滤波器分布式算法的实现代码-8-order FIR filter symmetric coefficient distributed algorithm implementation code
<jiangkun> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] tlc0820

说明：tlc0820 vhdl 程序,控制ad的采集数据-ad tlc0820 based on vhdl
<叶枫> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] fsm

说明：
<cuiyundong> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA_7279

说明：基于FPGA的7279键盘数码管驱动，硬件实测，完美运行-FPGA-based digital control of the 7279 keyboard-driven, hardware measurement, perfect run
<叶枫> 在 2025-06-10 上传 | 大小：3kb | 下载：0

[VHDL编程] pinlvjin

说明：基于FPGA的频率计模块设计，带quartus下的图形文件-FPGA-based modular design of the frequency meter with graphics files under Quartus
<叶枫> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] waveformgeneratorincludetestbench

说明：用VHDL语言编写的波形发生器（含test beach）-Using VHDL language waveform generator (including the test beach)
<钟跃民> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] DES_IP

说明：有效的改进3-DES算法的执行速度，采用了多级流水线技术，设计了一种高速的硬件结构，使得原来需要48个时钟周期才能完成的运算，现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中，大大缩短了SOC的设计周期。-Effective 3-DES algorithm to improve the implementation of speed, multi-stage pipeline technology, designed a high-speed
<charity> 在 2025-06-10 上传 | 大小：23kb | 下载：0

[VHDL编程] FPGAuartdebug

说明：FPGA串口界面调试程序,用VHDL语言实现-FPGA serial debugger interface, using VHDL language implementation
<charity> 在 2025-06-10 上传 | 大小：926kb | 下载：0