[VHDL编程] Mars_EP1C6F_Comprehansive_demo(VHDL)

说明：FPGA开发板配套VHDL代码。芯片为Mars EP1C6F。综合实验的源码。包括交通灯实验等。-FPGA development board support VHDL code. Chips for the Mars EP1C6F. General experimental source. Experiments, including traffic lights.
<chenlu> 在 2025-07-27 上传 | 大小：787kb | 下载：0

[VHDL编程] Mars_EP1C6F_Interface_demo(Verilog)

说明：FPGA开发板配套Verilog代码。芯片为Mars EP1C6F。一些接口通信的源码。包括7段数码管、I2C通讯等。-FPGA development board supporting Verilog code. Chips for the Mars EP1C6F. Some of the source interface. Including 7 digital tube, I2C communications.
<chenlu> 在 2025-07-27 上传 | 大小：3.24mb | 下载：0

[VHDL编程] Mars_EP1C6F_Fundermental_demo(Verilog)

说明：FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。-FPGA development board supporting Verilog HDL code. Chips for the Mars EP1C6F. Are the basic source experiment. Including the adder, subtraction, and multiplier, such as MUX.
<chenlu> 在 2025-07-27 上传 | 大小：1.19mb | 下载：0

[VHDL编程] shift

说明：该移位寄存器的功能是寄存输入数据，并在控制信号作用下将输入数据移位输出。-The function of the shift register are input data storage, and under the control signal at the input of data output shift.
<伍家香> 在 2025-07-27 上传 | 大小：39kb | 下载：0

[VHDL编程] altera_bootmethods

说明：altera u-boot niosii用户使用手册-altera u-boot niosii
<sunlichao> 在 2025-07-27 上传 | 大小：227kb | 下载：0

[VHDL编程] vga

说明：vga显示时序控制，vhdl产生所必需的时序-vga display timing
<xinxin> 在 2025-07-27 上传 | 大小：69kb | 下载：0

[VHDL编程] VHDLstudyandapplication

说明：这是哈尔滨工程大学信息与通信工程学院的VHDL语言及其应用讲义，是初学者学习PFGA好资料。-This is the University of Harbin Engineering Information and Communication Engineering Institute of the VHDL language and its application notes, is good information for beginners PFGA study.
<wangjundong> 在 2025-07-27 上传 | 大小：546kb | 下载：0

[VHDL编程] fpga.fifo

说明：异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。-Asynchronous FIFO is an important module which always used to absorb the
<雷志> 在 2025-07-27 上传 | 大小：80kb | 下载：0

[VHDL编程] myfifo

说明：fifo(1-6:1):using ip-code and rd wd interface-fifo:using ip-code and rd wd interface
<sunbaoyu> 在 2025-07-27 上传 | 大小：2kb | 下载：0

[VHDL编程] Finit_state_machine_in_C

说明：C实现一个状态机,我做毕业设计，实现自组织网络，三个节点-Finit state machine implemented in C code
<york> 在 2025-07-27 上传 | 大小：1kb | 下载：0

[VHDL编程] myfifo_syn

说明：fifo(1-6:1):using ip-code and rd wd interface-fifo:using ip-code and rd wd interface
<sunbaoyu> 在 2025-07-27 上传 | 大小：6kb | 下载：0

[VHDL编程] myfifo_wave0

说明：fifo(1-6:1):using ip-code and rd wd interface-fifo:using ip-code and rd wd interface
<sunbaoyu> 在 2025-07-27 上传 | 大小：68kb | 下载：0