资源列表

« 1 2 ... 65 66 67 68 69 7071 72 73 74 75 ... 4310 »

[VHDL编程music_player

说明:用Verilog语言在FPGA上实现了音乐播放这一功能。预先将音乐《北京欢迎你》转换保存到FPGA的ROM中,由设计的音乐播放器按时序读出数据,予以播放。-Using Verilog language in FPGA realize the function of playing music.The music of "welcome to Beijing" was transformed and saved in FPGA ROM, the data was read by music pl
<姜伟> 在 2025-12-14 上传 | 大小:713kb | 下载:1

[VHDL编程verilog_hitag

说明:使用verilog语言实现HITAG2加密算法的实现,即硬件实现 已经验证与C语言结果一致-Use the verilog language HITAG2 encryption algorithm realization that the hardware implementation
<wills> 在 2025-12-14 上传 | 大小:5kb | 下载:1

[VHDL编程hash

说明:基于伽罗瓦域的ghash核,用于GCM。其中,128位伽罗瓦域乘法器使用的是多项式算法。经验证,可综合,供参考。-Galois field based on the nuclear ghash
<詹鑫> 在 2025-12-14 上传 | 大小:1kb | 下载:1

[VHDL编程youpiao

说明:使用vhdl语言设计自动售邮票机。用两个发光二极管分别模拟售出面值为6角和8角的邮票,购买者可以通过开关选择一种面值的邮票,灯亮时表示邮票售出。用开关分别模拟1角、5角和1元硬币投入,用发光二极管分别代表找回剩余的硬币。 -Using vhdl language design vending stamp machine. Sold two light-emitting diodes were simulated nominal value of 60 cents and 80 cents s
<陈小龙> 在 2025-12-14 上传 | 大小:134kb | 下载:1

[VHDL编程FIR

说明:级联优化的半带插值滤波器,分模块设计-Half-band interpolation filter cascade optimization sub-module design.
<陈凯> 在 2025-12-14 上传 | 大小:24kb | 下载:1

[VHDL编程juanji2

说明:本程序是在Xilinx ISE上编写的,它完成(2,1,6)卷积码的译码工作。里面有源程序和用以仿真的测试文件-The program is written on Xilinx ISE, it completed (2,1,6) convolutional code decoding. Source and for the simulation of the test file inside
<杨招泳> 在 2025-12-14 上传 | 大小:262kb | 下载:1

[VHDL编程Lab-PS2

说明:implementing PS2 interface on Spartan-3E FPGA Kit (including the ucf file + PS2 module + main moudel as top level )
<fox> 在 2025-12-14 上传 | 大小:2kb | 下载:1

[VHDL编程Basic-system-of-nexys3

说明:the basic system of nexys3(soft core)
<张三> 在 2025-12-14 上传 | 大小:1.9mb | 下载:1

[VHDL编程axi_master_latest.tar

说明:RobustVerilog generic AXI master stub源码,包括文档说明-RobustVerilog generic AXI master stub
<Archie> 在 2025-12-14 上传 | 大小:18kb | 下载:1

[VHDL编程halfbandfiliter

说明:数字信号处理半带滤波器,实现信号2倍上采样和低通滤波,16bit位宽数据-Digital signal processing the half-band filter, to achieve a signal 2 times up-sampling and low pass filtering, 16bit bit data wide
<Qiankun MO> 在 2025-12-14 上传 | 大小:2kb | 下载:1

[VHDL编程FPGA_IIC

说明:这是我编写的FPGA控制IIC的程序,用来配置型号为24C02的EEPROM,已经通过验证。-This is my own Verilog HDL program for IIC control, it can configure the EEPROM named 24C02, and the program have been tested.
<陈波> 在 2025-12-14 上传 | 大小:2kb | 下载:1

[VHDL编程00323960

说明:C to VHDL Converter in a Codesign Environment C2VHDL
<r4m813r> 在 2025-12-14 上传 | 大小:479kb | 下载:1
« 1 2 ... 65 66 67 68 69 7071 72 73 74 75 ... 4310 »

源码中国 www.ymcn.org