资源列表
[VHDL编程] EXERCISE_5_3_4_3
说明:CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数据输出进位-M for the clock pulse CLK mode control allow CO to enter into the S displacement control mode shift 0-3 D [7 .. 0] is the data input shift<623902748> 在 2025-07-21 上传 | 大小:1.38mb | 下载:0
[VHDL编程] alu
说明:设计带进位算术逻辑运算单元,根据74LS181功能表,用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能,编辑实验原理图,在算术逻辑单元原理图上,将其扩展为带进位的算术逻辑运算单元,对其进行编译,并设计波形对其进行仿真验证,最后下载验证-Design into the digital arithmetic logic operation unit, in accordance with menu 74LS181 with Verilog HDL hardware desc<623902748> 在 2025-07-21 上传 | 大小:652kb | 下载:0
[VHDL编程] rc5spartanboard
说明:rc5 encryption implementation using vhdl on spartan board-rc5 encryption implementation using vhdl on spartan board...<hatela> 在 2025-07-21 上传 | 大小:3kb | 下载:0
[VHDL编程] EDA-elevator-controller
说明:在QuartusII里用VHDL仿真实现电梯控制器-QuartusII elevator controller VHDL Simulation<Yolanda> 在 2025-07-21 上传 | 大小:395kb | 下载:0
[VHDL编程] manchester_verilog
说明:用verilog写的一个manchester code的代码,含编解码-Used to write a verilog code for manchester code containing codec<stream> 在 2025-07-21 上传 | 大小:9kb | 下载:0