资源列表
[VHDL编程] 8bit_adder_AND_4x4_Multiplier
说明：位加法器的verilog程序与4×4 乘法器的verilog描述-Verilog-bit adder of the procedures and 4 × 4 multiplier verilog descr iption! ! !<mhb> 在 2025-06-18 上传 | 大小：1kb | 下载：0
[VHDL编程] digital_clock
说明：利用VHDL语言设计一个电子时钟，包含相应的设计子程序及仿真结果-The use of VHDL language design an electronic clock, including the design of the corresponding subroutines and simulation results<fengjinhua> 在 2025-06-18 上传 | 大小：59kb | 下载：0
[VHDL编程] DIP_PB_Counter
说明：本程序有效的防止了按键的抖动，可以移植于各种需要按键防抖的程序，本程序是功能为按键防抖16进制减法计数器-This procedure prevents the effective jitter keys can be transplanted into a variety of procedures need to Anti-Shake button, the program is anti-shake function for the key 16 counter-band subtract<hide tyou> 在 2025-06-18 上传 | 大小：198kb | 下载：0
[VHDL编程] DE2_NIOS_CharLCD
说明：nios ii在DE2上实现LCD动态显示，运行成功-nios ii in DE2 to achieve LCD dynamic display, running a successful<amy> 在 2025-06-18 上传 | 大小：17.68mb | 下载：0
[VHDL编程] daima
说明：状态机控制AD转换模块 该模块主要实现对MAX197的控制：根据设计需要对芯片进行初始化（包括写控制字选择输入电压值范围、选择通道以及工作模式），并把通道数送指示灯显示以及用键盘控制通道号（按一下，通道号加1，同时点亮相应的指示灯，循环使用个通道）；控制状态机的工作时序，并置两次采集到的数据为12位数据输出，并经过锁存进程来锁存数据，最后从锁存器中把输出数据-The state machine controls AD and changes the module this module ma<万俟斌> 在 2025-06-18 上传 | 大小：3kb | 下载：0
[VHDL编程] fpgashaizi
说明：这是用FPGA实现的设计两人掷骰子比较点大小的游戏，里面有详细的程序源码及分析，希望有些帮助-This is the design with FPGA realizing compare two dice game, the size of the points are detailed in the program source and analysis, hope some help<yanshuan> 在 2025-06-18 上传 | 大小：455kb | 下载：0
[VHDL编程] jiaotongdeng
说明：这是用FPGA实现的交通灯控制器，其中有完整的程序源码及其电路图，自己用过的，希望有些帮助-This is the light controller with FPGA realizing, including a complete program source and its circuit, by oneself, hope some help<yanshuan> 在 2025-06-18 上传 | 大小：36kb | 下载：0