资源列表
[VHDL编程] exp5_TIMER
说明:fpga:quartus_nios 时钟中断和代码-fpga: quartus_nios clock interrupt and code<戚栋> 在 2025-06-22 上传 | 大小:6.52mb | 下载:0
[VHDL编程] tt_nios_hardware_tutorial
说明:Altera NIOS II Hardware Tutorial<Calebe> 在 2025-06-22 上传 | 大小:702kb | 下载:0
[VHDL编程] Test_Plg_18
说明:基于FPGA的等精度频率测试仪,测量范围1HZ到100M.已调试成功.采用康芯公司的FPGA开发板,嵌入51内核程序.-FPGA-based test instrument such as the frequency accuracy, measurement range 1HZ to 100M. Has been a successful debugging. Using Kang' s FPGA core development board, embedded in 51 kernel<李恺君> 在 2025-06-22 上传 | 大小:5.03mb | 下载:0
[VHDL编程] EXP-EPM3128_3256
说明:cpld/fpga芯片exp-epm3128/3256的详细说明,适用于quartus以及maxplus软件-cpld/fpga chip exp-epm3128/3256 a detailed descr iption of the software for quartus and maxplus<Yolanda> 在 2025-06-22 上传 | 大小:949kb | 下载:0
[VHDL编程] verilog
说明:Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外,Verilog HDL语言提供了编程语言接口,通过该接口可以在模拟、验证期间<杨恩源> 在 2025-06-22 上传 | 大小:30.62mb | 下载:0
[VHDL编程] verilog-PS2
说明:在FPGA内,实现PS2键盘数据读取功能,verilog源代码-In the FPGA, achieving PS2 keyboard data read functions, verilog source code<niuqs> 在 2025-06-22 上传 | 大小:2kb | 下载:0