资源列表
[VHDL编程] FPGA设计高级篇(Xilinx版)
说明:FPGA设计的高级篇,xilinx出品,适合已经入门想要进阶的学习(FPGA design advanced article, Xilinx produced, suitable for already started, want advanced learning)<wqywqy > 在 2025-12-23 上传 | 大小:1.63mb | 下载:1
[VHDL编程] SystemVerilog 验证方法学
说明:systemverilog 验证方法学,夏宇闻版(systemverilog verification methodology)<影魅 > 在 2025-12-23 上传 | 大小:43.68mb | 下载:1
[VHDL编程] svpwm_full_nios
说明:实现verilog的svpwm 对于算法开发有很好的帮助。。希望大家多多学习了。(Implementation of verilog svpwm for the development of the algorithm has a very good help. The I hope you learn a lot.)<头上两只角 > 在 2025-12-23 上传 | 大小:14.13mb | 下载:1
[VHDL编程] ckey_led7s
说明:使用verilog语言并用按键操作来控制数码管的显示(Use buttons to control the display of digital tubes)<窈窕哥 > 在 2025-12-23 上传 | 大小:2.88mb | 下载:1
[VHDL编程] ddr3_rw_ctrl
说明:verilog基于DDR3 xilinx IP核 的DDR3的读写控制,方便学习(it is based on DDR3 IP core of xilinx)<superali > 在 2025-12-23 上传 | 大小:1kb | 下载:1
[VHDL编程] FPGA实现SPI的程序实例
说明:基于verilog的FPGA spi通信协议,sck.(FPGA spi communication protocol based on verilog, SCK.)<巴拉望 > 在 2025-12-23 上传 | 大小:541kb | 下载:1
[VHDL编程] 基于FPGA的等精度频率计的设计
说明:基于FPGA的频率计,采用的方法为等精度。(Frequency meter based on FPGA)<juese > 在 2025-12-23 上传 | 大小:265kb | 下载:1
[VHDL编程] ac_acquire
说明:ads127l01串联模式,串联了两个芯片,此时最大采样率不能用。osr的值为 01,10,11.(Ads127l01 series mode, in series with two chips, at this time the maximum sampling rate can not be used. The value of OSR is 01, 10, 11.)<纷飞血 > 在 2025-12-23 上传 | 大小:1kb | 下载:1