[VHDL编程] cordic

说明：该程序使用Verilog语言，可以生成dds正余弦信号-The program uses the Verilog language, can generate sine and cosine signals dds
<王丽> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] caiheng

说明：利用Verilog实现32位浮点数的乘法,并且已通过验证.-Using Verilog to achieve 32-bit floating point multiplication, and has been verified.
<蔡恒> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] VGA_COLOUR

说明：vga CONTROL ip核，请大家下载试用-vga CONTROL ip nuclear
<智日> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] vspi

说明：一个用vhdl语言写的spi接口实例，经过altera的fpga测试可以使用。-Written in a language with vhdl spi interface to an instance, after the fpga altera test can be used.
<tofly> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] 8255byVHDLdescription

说明：基于VHDL实现8255的功能描述，代码已经验证，准确可用。-VHDL-based implementation of the function descr iption 8255, the code has been verified, accurate and available.
<戚澈> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] xiyiji

说明：洗衣机控制程序，包括分频器，计数器，触发控制器等。-Washing machine control procedures, including the divider, counter, trigger controller.
<羔羊> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] a12

说明：FPGA读写SDRAM的VHDL程序(已经测试过)-FPGA SDRAM read and write the VHDL program (already tested)
<刘志杰> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] PILILED

说明：For pili light implement , with verilog design method.-In ASIC flow, use verilog to insted of 8051 ASM code design.
<ananliu1> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] 3

说明：设计一个10进制同步计数器，带一个清零端，一个进位输出端。-Design a synchronous counter 10, with a clear end, a carry output.
<李小勇> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] 7

说明：调用总共四个计数器（两个六进制，两个十进制，六进制计数器可由实验五的程序做简单修改而成）串起来构成异步计数器，计数器的值，通过实验九串行扫描输出。用1Hz连续脉冲作为输入，这样就构成一个简单的1h计时器。带一个清零端。 输入：连续脉冲，逻辑开关；输出：七段LED。 -Called a total of four counters (two six-band, two decimal, hexadecimal counter by six experimental procedure
<李小勇> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] vacantfiles2

说明：digilent vga board files
<Enticing Fury> 在 2025-08-01 上传 | 大小：6kb | 下载：0

[VHDL编程] vhdl

说明：该系统通过顶层模块，调用7底层模块实现。7大模块底层模块为：理想信源数据接收模块，理想信源数据缓存模块，LAPS成帧模块，加扰并发送LAPS帧模块，接收LAPS帧并解扰模块，接收LAPS帧数据缓存模块，解帧并发送数据给理想信源模块。另，还有一个fifo模块，以便两个缓存模块调用。-The system top-level module, called 7, the bottom module. Bottom-7 module module: the ideal source of data re
<mao> 在 2025-08-01 上传 | 大小：6kb | 下载：0