[VHDL编程] PCM30

说明：SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Regist
<chengp> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] SmartSOPC_standard_1c12

说明：华清远见 高级的培训 实验代码-Huaqing vision training senior experimental code
<陈晓> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] VHDL

说明：vhdl的很多例子，包括LED、lcd、按键、数码管等等，非常的实用。-VHDL of many examples, including the LED, lcd, keypad, digital control and so on, very practical.
<盐城> 在 2025-09-19 上传 | 大小：835kb | 下载：0

[VHDL编程] dot

说明：在和众达SEED-XDTK平台上，基于XC4Vsx25的点阵驱动程序。-In and Jones SEED-XDTK platform, based on the lattice XC4Vsx25 driver.
<hechao> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] epm570-2

说明：cpld使用手册，相信芯片资料介绍，一本不可多得的资料说明-cpld manual, I believe that chip materials, a rare information
<feng> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] DE2_LCM_Ball

说明：Altera的DE2測試LCM用，不再只是初始設定，會有方塊圖型碰壁反彈的運動。-LCM with Altera' s DE2 test, not just the initial set into a wall will block diagram-based campaign rally.
<boss> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] ram_wb

说明：宽字符ram的实现，在quartus平台实现-wide word ram，desinged by vhdl on quartus platform
<东> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] EDA

说明：这是一本介绍EDA技术的书，主要讲述VHDL硬件描述语言在数字电子系统设计中的应用，内容翔实易懂，有助于学习VHDL。-This is an introductory book EDA technology, mainly about the VHDL hardware descr iption language in the digital electronic system design application, informative and easy to understand, con
<元泽怀> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] VHDL_tip

说明：VHDL of many examples, including the LED, lcd, keypad, digital control and so on, very practical. -VHDL of many examples, including the LED, lcd, keypad, digital control and so on, very practical.
<yang> 在 2025-09-19 上传 | 大小：837kb | 下载：0

[VHDL编程] diancilu

说明：模拟电磁炉实验源码，功能全部实现。包括模式调节、功率调节、时间调节，个模块独立，按需选择功能！-Cooker simulation experiment source, to achieve full functionality. Including pattern adjustment, power adjustment, time adjustment, independent modules, on-demand selection function!
<zjh> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] ele_lock

说明：在Basys3上用两个按钮作为0和1的输入，只有当输入为01011时，LED灯亮。数码管显示输对了几位。-On Basys3 two buttons as inputs 0 and 1, only when the input is 01011 when, LED lights. Digital display to lose a few.
<刘晟昊> 在 2025-09-19 上传 | 大小：836kb | 下载：0

[VHDL编程] aes128-hdl-master

说明：Verilog AES hdl key 128 bit code and decode
<Nguyen Nam> 在 2025-09-19 上传 | 大小：836kb | 下载：0