[VHDL编程] telphone

说明：基于altera de2的电话计费器设计，通过数码管显示时间和费用。vhdl编写-Meter design based on the altera de2 the phone, through the digital display time and costs. vhdl prepared
<钟小洲> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] iic_com

说明：用verilog语言实现IIC读写与并通过UART协议在串口PC显示，实现数据收发-IIC using verilog language and literacy with the PC via the serial port UART protocol display, data transceiver
<> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] qugehang

说明：用verilog代码实现视频去隔行，功能强大，有必要的注释-Video Deinterlacing
<王浩> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] 1

说明：VHDL频率计的设计 验证过能用 大家一起学习交流-Use VHDL cymometer design validation
<xuebing> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] frequency-divider

说明：FA161开发板上实现分频器功能，本程序为学习FPGA入门程序，难度不大。-FA161 development board to achieve frequency divider function, the procedures for learning FPGA entry procedures, it s not difficult.
<罗小夕> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] ddsProm

说明：dds 频率可控，32位 输出为12位 已含有.hex文件，直接装载致ROM即可~-dds frequency-controlled, 32-bit output is 12 already contains. hex file can be loaded directly caused ROM ~
<jiangzhe> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] aes_pipe

说明：流水线AES加密VHDL代码，代码规范，值得参考- The VHDL code of Pipelined AES encryption
<wughui> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] lcd_controller

说明：verilog写的LCD的ip，avalonMM总线操作-verilog LCD ip, avalonMM bus operation
<wangyj> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] PipelineCPU

说明：设计一个32位流水线MIPS微处理器，具体要求如下： 1. 至少运行下列MIPS32指令。 ①算术运算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 ②逻辑运算指令：AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 ③移位指令：SLL、SLLV、SRL、SRLV、SRA。 ④条件分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。 ⑤无条件跳转指令：J、JR。 ⑥数据传送指令：LW、SW
<Peter> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] uvm_use_pipelined_ahb

说明：一个简单的uvm搭建的ahb简单实例,包含了各个组件以及编译的运行的脚本-one sample example about ahb，include every component and compile scr ipt
<田波> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] DDS4.mdl

说明：DDS(快速正交调制）生成正弦波形，利用相位累加字进行累加，查找查找表内容输出正弦数据，在通信领域应用很多，我采用的是matlab的simulink进行前期仿真-DDS (fast quadrature modulation) to generate sine wave, the use of the word to accumulate phase accumulation, content output sine lookup table lookup data in many applic
<lu> 在 2025-07-15 上传 | 大小：12kb | 下载：0

[VHDL编程] verilog_pics_lvbo

说明：verilog图像滤波算法源文件，可供图像处理硬件程序参考-verilog image filtering algorithm source files, available for image processing hardware program reference
<> 在 2025-07-15 上传 | 大小：12kb | 下载：0