[VHDL编程] stm8_i2c_slave

说明：STM8单片机硬件I2C从方式(I2C SLAVE)驱动代码，原创，3in1板上调试通过，未经产品使用验证。-STM8 microcontroller hardware I2C slave mode (I2C SLAVE) drive code, original, 3in1 board debugging, not production use authentication.
<cwf> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] jiaotongdeng

说明：单片机交通灯设计，实现东西南北交通灯的一种流水灯模式-SCM traffic lights design, realization thing north and south of the traffic light a lamp water mode
<陈祖运> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] four_bit-data-selector

说明：四位的数据选择器，可在maxplus2上运行并仿真-Four of the data selection, which can be run on the maxplus2 and Simulation
<孙晟轩> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] texisystem

说明：以单片机为中央控制器，设计一台出租车计价系统。系统中的直流电源由车载电源提供，电源电压为+9V~+24V。行驶里程传感器不需要设计，假设它具有汽车每行使1km提供1000个脉冲信号的特性。显示器可以采用LED数码管或LCD液晶显示模块。 应达到的技术指标： 1、 白天、晚上分别设置不同的里程单价，两位数码显示“X.X”,并用一键控制转换及 显示； 2、 两位数码显示车辆行使的里程数“XX”； 3、 营运起步价为5.00元，当小于3公里按起步价结算，当大于3公里时，按里程单价×
<yangzhen> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] fenpinqisheji

说明：设计的是一个带复位的分频器，输入时钟为60MHz，输出时钟为7.5MHz。经过quartusII仿真过了的-The design is a reset of the divider, the input clock is 60MHz, the output clock is 7.5MHz. After quartusII simulation over the
<黄宏> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] Code_for_MedianFilter33

说明：数值图像处理：中值滤波设计，3*3方形窗，边缘检测的设计代码-Numerical image processing: the median filter design, the design code of 3* 3 square window, edge detection
<xinghe> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] sata_controller_core_latest.tar

说明：The SATA2 core implements the Command, Transport and Link Layers of the SATA2 protocol and provides a Physical Layer Wrapper for the transceivers.
<akjfklaskdfj> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] adc_based-ELV5620

说明：基于TLV5620芯片在FPGA上实现对AD芯片的控制，以及实时输出数据-ADC based on FPGA
<赵龙贺> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] viterbi-ip-core-using-mothed

说明：FPGA的Viterbi译码器IP 核的使用说明，简单方便，一目了然。还能进行tcm译码，功能强大呀-Instructions for use of the FPGA Viterbi decoder IP core, easy glance. Can tcm decoding powerful!
<火山灰> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] LED-xianshi---yimaqi

说明：7段LED显示译码器的设计 采用文本输入设计方法，通过编写VHDL语言程序，完成7段LED显示译码器的设计并进行时序仿真。 2、 设计完成后生成一个元件，以供更高层次的设计调用。 -7-segment LED display decoder design using text input design method, by writing VHDL language program, complete the seven-segment LED display decoder desig
<杨帆> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] Three-eight-decoder

说明：可以实现三八译码器功能的verilog代码-Can achieve thirty-eight verilog code decoder function
<tang> 在 2025-06-09 上传 | 大小：53kb | 下载：0

[VHDL编程] one-key-multifunction_verilog

说明：采用FPGA来实现的一键多能算法，Verilog 编码，包含testbench，有详细的解释说明。-Using FPGA to implement one key multifunction algorithm, Verilog coding, including testbench, a detailed explanation.
<唐攀> 在 2025-06-09 上传 | 大小：53kb | 下载：0