[VHDL编程] 64point_FFT

说明：
<chengyungang> 在 2025-06-09 上传 | 大小：1.19mb | 下载：0

[VHDL编程] QuartusHandbook

说明：QuartusII软件的使用手册，版本是QuartusII7.2，希望对大家有帮助。-QuartusII software manual, version QuartusII7.2, we want to help.
<chengyungang> 在 2025-06-09 上传 | 大小：23.43mb | 下载：0

[VHDL编程] clock

说明：时钟设计 实现钟表功能可自动调节时间的大小以及充当秒表-Clock design and implementation of time clocks feature automatically adjusts the size and act as a stopwatch
<吕波> 在 2025-06-09 上传 | 大小：319kb | 下载：0

[VHDL编程] stm

说明：用verilog语言设计一个二进制序列检测电路， 当输入有连续“1011”出现时有输出为‘1’， 否则为‘0’.-Verilog language used to design a binary sequence detection circuit, a continuous input " 1011" appears when the output is ' 1 ' , otherwise ' 0' .
<农晓> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] xilinxhelp1

说明：this is xilinx help guide
<rakhi> 在 2025-06-09 上传 | 大小：2.04mb | 下载：0

[VHDL编程] seg71

说明：７段数码管测试实验１：以动态扫描方式在８位数码管“同时”显示０--7 实验的目的是向用户介绍多个数码管动态显示的方法。 动态显示的方法是，按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段。-7-segment test experiment 1: 8-bit dynamic digital scanning mode in the pipe " while" display 0- 7 experiment is introduced to th
<riversky> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] key1

说明：矩阵键盘实验1：向用户介绍矩阵键盘扫描实现的方法，没有考虑去抖和判断键弹起的问题；把相应的键值显示在数码管上-Matrix Keyboard Lab 1: Introduction to the user to achieve the keyboard scan matrix approach, not considered to shake and bounce to determine key issues the corresponding keys on the display in
<riversky> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ledwater

说明：跑马灯实验：利用计数器轮流点亮LED灯，实现各种动态效果。 -Marquee experiment: the use of counter rotating light LED lights, to achieve a variety of dynamic effects.
<riversky> 在 2025-06-09 上传 | 大小：141kb | 下载：0

[VHDL编程] bcd

说明：4位二进制数转BCD码，由拨码键盘输入，结果由数码管显示-BCD 4-bit binary code switch from dial code keyboard input, the results from the digital display
<riversky> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] state_machine

说明：简单的状态机，有8个状态,数码管输出当前状态的编号 state0--state1--state2--state3--state4--state5--state6-state7--state0-Simple state machine with 8 states, the digital output of the current state of the number state0- state1- state2- state3- state4- state5- state6-state7
<riversky> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] quanjianqi

说明：本源码的作用是简单地实现一位二进制的全减-The role of the source is simply a binary realization of the full reduction
<xiao白> 在 2025-06-09 上传 | 大小：47kb | 下载：0

[VHDL编程] FIFOMXN

说明：该VHDL描述的是一个简单的先进先出存储器-a first-in first out memory, uses a synchronising clock generics allow fifos of different sizes to be instantiated
<曹影> 在 2025-06-09 上传 | 大小：1kb | 下载：0