资源列表
[VHDL编程] johnsonverilog
说明:特权同学的计数器实验程序,是学习EPM240不可多得的入门程序!-The privileged classmates counter the experimental program, learning EPM240 rare entry program!<陈伟> 在 2025-06-12 上传 | 大小:59kb | 下载:0
[VHDL编程] design_2
说明:抢答定时器输入端为抢中信号,时钟信号和主持人信号。当主持人信号有效(‘0’)时,时钟信号提供计时,抢中有效之后便开始计时。先将48Mhz时钟分频为1hz的时间信号,当抢中信号有效(‘0’)来临时,将时间到信号(sjd)赋值为无效‘1’,并通过1hz时间信号输出时间显示的七段译码信号:经过一个周期,便将倒计时时间减一,并输出对应时间所示的七段译码值。经过5秒(4,3,…..,0)之后,表示时间到,将时间到信号(sjd)赋值为有效(‘0’)。-Responder timer input is gra<张永满> 在 2025-06-12 上传 | 大小:59kb | 下载:0
[VHDL编程] CICzhengli
说明:整合本站所有CIC滤波器能用的下载,并给出最好的选择,节省您的时间,花一次费用享受多次代码下载-Integration site CIC filter can download and gives the best choice, saving you the time to spend a one-time cost to enjoy several Codes<胡昊波> 在 2025-06-12 上传 | 大小:59kb | 下载:0
[VHDL编程] ADC_DAC_FMF_converters_vhdl.tar
说明:This library contains VHDL 1076 models of analog to digital and digital to analog converters. They use the VITAL packages but are not VITAL compliant.<Pradeep> 在 2025-06-12 上传 | 大小:59kb | 下载:0
[VHDL编程] nexta
说明:verilog基于XILINX SPARTAN 3ESTARTER的VGA显示功能-verilog based XILINX SPARTAN 3ESTARTER the VGA display<hanbojiang> 在 2025-06-12 上传 | 大小:59kb | 下载:0