资源列表
[VHDL编程] VerilogHDLshuzizhong
说明:本设计的数字钟,要求显示格式为小时—分钟—秒钟,分别在8个七段LED数码管上以动态分时扫描的方式显示,附加功能:有调时模式,增加秒表功能-The design of the digital clock, required to display format for hours-minutes-seconds, respectively in eight seven LED digital tube for dynamic points the way to scan showed that ad<张伟> 在 2025-06-12 上传 | 大小:106kb | 下载:0
[VHDL编程] Embedded_System_Lab
说明:Tutorial on Embedded Systems with NIOS II, SOPCBuilder and Quartus II.<rponguil> 在 2025-06-12 上传 | 大小:1.34mb | 下载:0
[VHDL编程] DCT8_final
说明:二维dct算法的fpga实现及验证,采用VHDL语言编写。-2D-dctThe FPGA realizing algorithm<鸿哲> 在 2025-06-12 上传 | 大小:7kb | 下载:0
[VHDL编程] Development-QuanGongLve1
说明:FPGA 开发全攻略(上) 学习FPGA的好资料-FPGA development QuanGongLve , the good learning FPGA information<李帅> 在 2025-06-12 上传 | 大小:6.35mb | 下载:0
[VHDL编程] Development-QuanGongLve2
说明:FPGA 开发全攻略(下) 学习FPGA的好资料-FPGA development QuanGongLve, the good learning FPGA information<李帅> 在 2025-06-12 上传 | 大小:4.22mb | 下载:0
[VHDL编程] encoder_Z64_all_rate
说明:Wimax矩阵的LDPC编码器,已通过modelsim仿真测试,并前在altera的FPGA板上通过测试,码率5/6,可进入代码内部修改参数,支持2/3,3/4其他2个码率,数据吞吐量为700M-Wimax based LDPC encoder, modelsim simulation passed, also passed on altera FPGA board, code rate 5/6, also support 2/3,3/4, throughout 700m<姜勇吉> 在 2025-06-12 上传 | 大小:220kb | 下载:0