[VHDL编程] Lab6_decode38a

说明： 3-8译码器的设计与实现.3-8译码器的真值表，本实验中用Verilog语句来描述。-Xilinx ISE 12.3.nexy3
<penglx1803> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] Exelixis-RRDR-2011-4

说明：IEEE Paper on Ethernet A Versatile UDP/IP based PC$FPGA Communication Platform -IEEE Paper on Ethernet A Versatile UDP/IP based PC$FPGA Communication Platform
<PADDU> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] project2

说明：使用verilog语言完成了简单的cache（高速缓存器）的设计-Using verilog language to complete a simple cache (cache) is designed
<Fannie> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] 09_uart2

说明：FPGA UART与计算机pc进行串口通信Verilog程序，含有波特率选择，发送器，接收机以及顶层文件，再PC机上通过串口调试助手与FPGA进行通信。-FPGA UART
<陈辉> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] sign-magnitude-adder

说明：this is vhdl code of sign-magnitude-adder
<aref> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] DAC902_model

说明：用verilog写的12位并口DAC902 模块。可在FPGA上运行-Written in verilog 12 parallel DAC902 module.Can be run on the FPGA
<吴添杨> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] chpt5

说明：This presentation discusses BCH codes which are a certain type of error correction codes that is extensively used in Digital Communications. The understanding of BCH codes and its generation requires a good background in abstract algebra and polynomi
<aaststudents> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] base_4_fft

说明：基4FFT原理及MATLAB实现，基本原理，编程思想等-base——4 FFT principle and MATLAB implementation, the basic principles of programming ideas, etc.
<bill> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] Additionneur_ise12migration

说明：additionneur code vhdl for fpga-additionneur code vhdl for fpga
<fifi> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] SEG7

说明：用verilog语言完成对七段译码器的设计和实现-Complete with verilog language design and implementation of seven-segment decoder
<FANFAN> 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] VERILOG_HDl

说明：verilog 初学者常用模块，可作为初学者实验使用(Verilog beginners commonly used modules, can be used as beginners experimental use)
<大老鼠 > 在 2025-06-08 上传 | 大小：103kb | 下载：0

[VHDL编程] e55_mul_addtree

说明：实现4位乘法器的流水线操作计算，便于理解流水线(The implementation of pipelined operation of 4 bit multiplier is convenient for understanding pipelining)
<yuanjingwei > 在 2025-06-08 上传 | 大小：103kb | 下载：0