资源列表
[VHDL编程] Triggersignalaccuratedataacquisitionsystemdesignde
说明:在一些系统中,经常用到对触发信号延时一段时 间后,再对某些目标信号进行采集,通常这段延时要求 非常精确,还要做到范围可调,一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器,延时系统的操作界面比较容易实现,但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题,最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分,来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言,在<hjh> 在 2025-06-08 上传 | 大小:104kb | 下载:0
[VHDL编程] 100Examples[51~94]
说明:VHDL语言100例详解,北京理工大学ASIC研究生出版,这里是51~94个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC publication, here is the 51 ~ 94 examples<ryan> 在 2025-06-08 上传 | 大小:104kb | 下载:0
[VHDL编程] altera_maxII_PCI_Verilog
说明:Altera的MAXIICPLD模拟PCI接口的Verilog代码-Altera<王鹏> 在 2025-06-08 上传 | 大小:104kb | 下载:0
[VHDL编程] gh_timer_8254
说明:VHDL Source code for 8254 timer/counter<Alireza> 在 2025-06-08 上传 | 大小:104kb | 下载:0
[VHDL编程] vhdl-clock
说明:数字时钟的VHDL课程设计 涉及到的几个要点有 分频模块 时分秒模块 扫描模块 显示模块-Digital Clock Design of VHDL course of a few key points related to one of those who every minute frequency module module module module scan<li> 在 2025-06-08 上传 | 大小:104kb | 下载:0
[VHDL编程] FPGA_Counter
说明:利用FPGA设计的可以自适应的频率计,里面有详细的文档介绍。-FPGA designs can use adaptive frequency counter, which document describes in detail.<李庆雨> 在 2025-06-08 上传 | 大小:104kb | 下载:0