[VHDL编程] fpu

说明：利用FPGA实现浮点运算的verilog代码 希望能够给需要做这方面研究的同仁有所帮助-use FPGA floating-point operations verilog code hope to be able to do this to the need for research in the Tongren help
<jake> 在 2025-06-07 上传 | 大小：127kb | 下载：0

[VHDL编程] 8255_2_best

说明：可编程逻辑接口8255并行接口芯片的vhdl描述 -Programmable Logic Interface 8255 parallel interface chip vhdl Descr iption
<王宇> 在 2025-06-07 上传 | 大小：127kb | 下载：0

[VHDL编程] Chapter8Sample

说明：用FPGA实现的VGA/LCD显示的相关知识,包含了程序的主要结构和主要功能模块的实现过程-Using FPGA to achieve the VGA/LCD display relevant knowledge, including the procedures for the main structure and main function modules of the realization process
<玄冰> 在 2025-06-07 上传 | 大小：127kb | 下载：0

[VHDL编程] verilogHDL06

说明：VerilogHDL硬件描述语言之6
<洪诚> 在 2025-06-07 上传 | 大小：127kb | 下载：0

[VHDL编程] 007

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第七章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the Chapter VII
<徐振华> 在 2025-06-07 上传 | 大小：127kb | 下载：0

[VHDL编程] mult

说明：移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低位，如果为1，则将被乘数和部分和相加，然后将被乘数向左移位；如果为0，则仅仅将被乘数向左移位。移位时，被乘数的低端和乘数的高端均移入0.
<良芯> 在 2025-06-07 上传 | 大小：127kb | 下载：0

[VHDL编程] ledreg

说明：xilinx 开发板程序，LED灯控制程序-Xilinx development board procedures, LED lamp control procedures
<zhang> 在 2025-06-07 上传 | 大小：127kb | 下载：0

[VHDL编程] 007

说明：这是初学者学习verilog硬件描述语言很好的资料，第7章 study verilogstudy verilog-study verilog
<ray> 在 2025-06-07 上传 | 大小：127kb | 下载：0

[VHDL编程] B1930n

说明：firmwrae for lcd rtd2120-4
<lic1> 在 2025-06-07 上传 | 大小：126kb | 下载：0

[VHDL编程] pll_prj

说明：PLL配置仿真实验 PLL，即锁相环。简单的理解，给PLL 一个时钟输入（一般是外部晶振时钟）， 然后经过PLL 内部的处理以后，在PLL 的输出端口就可以得到一定范围的时钟频 率。其之所以应用广泛，因为从PLL 输出得到的时钟不仅仅从频率和相位上比较 稳定，而且其时钟网络延时也相比内部逻辑产生的分频时钟要小得多。-Altera FPGA Cyclone
<相同> 在 2025-06-07 上传 | 大小：126kb | 下载：0

[VHDL编程] 3.HC595

说明：74HC595可以把串行的信号转为并行的信号， 因此常用做各种数码管以及点阵屏的驱动芯片。(74HC595 can turn serial signals into parallel signals, so they are usually used to drive various digital tubes and dot matrix screens.)
<天天爱上学> 在 2025-06-07 上传 | 大小：126kb | 下载：0

[VHDL编程] m4

说明：小m4伪随机码产生+AMI编码 电路图形式，两者可分开(produce pseudo-random code,and then get it into AMI code)
<光暗相间> 在 2025-06-07 上传 | 大小：126kb | 下载：0