[VHDL编程] even_divider_VHDL

说明：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）-used 2,4,6 and even arbitrary divider VHDL code to achieve (original)
<汤维> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] odd_divider_VHDL

说明：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）-used 1,3,5 and arbitrary odd Divider VHDL code to achieve (original)
<汤维> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] 9.8_DISP256_GUO

说明：基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 　　9.8.1 单个静止汉字显示的设计原理及其仿真实现 　　9.8.2 单个静止汉字显示的硬件实现 　　9.8.3 多个静止汉字显示的设计原理及其硬件实现 　　9.8.4 单个运动汉字显示的设计原理及其硬件实现 　　9.8.5 多个运动汉字显示的设计原理及其硬件实现 -based on Verilog-HDL hard
<宁宁> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] 070330

说明：VHDL三分频程序 VHDL三分频程序-VHDL third frequency procedures VHDL third frequency procedures VHDL third frequency procedures
<沈旭东> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] FIR_beh

说明：FIR滤波器的行为级VHDL源代码，可以任意修改滤波器级数，滤波器系数的精度为16比特。-FIR filter behavioral VHDL source code, which could be amended filter series. The filter coefficients for the 16-bit accuracy.
<郭兴波> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] ADC_16bit

说明：用verilog硬件描述语言编写的16位数模转换器的源代码，可以综合-with verilog hardware descr iption language of 16 Digital to Analog source code can be integrated
<awp> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] pljfpja

说明：频率计的fpja部分程序，，，用高精度测频法实现。。。能测1、、1M-frequency of fpja some of the procedures, and using high precision frequency measurement method to achieve. . . Can be measured one, and 1M
<shjy> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] ClockOut

说明：通过VERILOG编程，实现FPGA任意整数分频的源代码-through verilog programming, FPGA arbitrary integer frequency of the source code
<田世坤> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] 12_convert

说明：convert.vhd 本例是从程序包中提取出来的，不能单独编译-convert.vhd the cases from the package is extracted, not separate compiler
<fjai> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] keyboard__1.1

说明：实现数码管输入显示器输出功能（加减乘除运算）-realization of the digital input output function display (arithmetic operations)
<龙小军> 在 2024-06-14 上传 | 大小：1024 | 下载：1

[VHDL编程] cmos_FPGA

说明：采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来-Verilog language, to achieve control of the FPGA chip video data acquisition, Data will be stored up by fr a me
<margie> 在 2024-06-14 上传 | 大小：1024 | 下载：0

[VHDL编程] booth_mul

说明：Booth multiplier used for multiplication of 2 s complement numbers in digital design by using booth multiplier we can reduce the partial products by encoding bits in the multiplier and perform the operation according to
<abhinay> 在 2024-06-14 上传 | 大小：1024 | 下载：0