[VHDL编程] text1

说明：quatuasII的练测试代码，可以根据这份资料自我学习，增强自信-quatuasII the practice test code, this information can self-learning and enhance self-confidence
<zhushida> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] verilog_calculator

说明：一个Verilog写的简易计算器。能进行二进制加减乘除运算，操作数通过按键输入并用数码管显示。当按下运算符号键后，计算器进行两个数的运算，数码管将结果显示出来。-A simple calculator written in Verilog. Binary addition and subtraction to multiplication and division, operating a few keystrokes and use digital display. When the pres
<张立> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] Asynchronous-communication-examples

说明：FPGA 上的嵌入式系统设计实例，SPARTEN-3E-FPGA, embedded system design example, SPARTEN-3E
<lifeng> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] CPL

说明：CPLD技术在脱靶量测量中的研究CPLD technology in the miss distance measurement in the study-CPLD technology in the miss distance measurement in the study
<pass> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] AND2V1

说明：verilog hdl 关于与门的使用,非常使用-about and gate user with verilog hdl
<王强> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] mltiply_machine

说明：verilog语言写的乘法器，每一步经过验证，毫发无损，拿出来与大家共享，在quartus II 上编程，仿真在cyclone 2上！！谢谢！-written multiplier verilog language, every step of the proven, intact, and show to share the quartus II on programming, simulation in cyclone 2 on! ! Thank you!
<谷向前> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] bsconvert

说明：基于FPGA的实现数据串并转换的程序，可以把8位串行数据转换为8位并行数据，或把8位并行数据转换为8位串行数据等-FPGA-based string and data conversion procedures, can be 8-bit serial data into 8-bit parallel data, or the 8-bit 8-bit parallel data into serial data
<于风> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] trafficlights

说明：vhdl课程设计的交通灯完整可执行程序，最终评为优秀-vhdl program designed to complete the traffic lights executable program, and ultimately as good
<苏亮亮> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] button-controled-state-machine

说明：VHDL编的按键去抖，可以实现对目前的显示取反，即1、0、1、0 变换。-VHDL code of the key to shaking, can negate the current display, ie 1,0,1,0 transformation.
<lucy> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] ep1c12_8_cnt_4b

说明：含异步清零的4位加法计数器，已经在实验箱上验证通过。-4 up counter with asynchronous clear has been verified by the experimental box.
<刘> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] viterbi234

说明：vhdl语言编程软件应用于学习教程。适合于初学者进行vhdl语言的学习。-very good
<张憨> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] 05763964

说明：RISC-Based Architecture for Computer Hardware Introduction
<ikarigeorge> 在 2025-06-21 上传 | 大小：223kb | 下载：1