资源列表
[VHDL编程] decoder_38
说明：这是基于Quartus2 开发环境和verilog hdl语言写的38译码器-This is based development environment and Quartus2 verilog hdl language used to write decoder 38<油雨墨夜> 在 2025-06-21 上传 | 大小：224kb | 下载：0
[VHDL编程] fbas_encoder_latest.tar
说明：FPGA BASELINE ENCODER (jpeg mpeg)<ANNIYAN> 在 2025-06-21 上传 | 大小：224kb | 下载：0
[VHDL编程] shift_register8
说明：XilinxFPGA Verilog 8位的移位寄存器-XilinxFPGA Verilog 8-bit shift register<小波> 在 2025-06-21 上传 | 大小：224kb | 下载：0
[VHDL编程] lcd1602_test
说明：基础实验07-1602英文字符显示实验-FPGA源代码-Experimental basis 07-1602 English characters display experiment-FPGA source code<刘西> 在 2025-06-21 上传 | 大小：224kb | 下载：0
[VHDL编程] flow_proc
说明：流水线结构是在逻辑很复杂的情况下使用，通过分栈，把一个复杂的逻辑分成若干个比较简单的块实现，减少信号的逻辑级，提高频率。最形象的实例就是位宽较大的加法器。此程序就是verilog的实现 -In the pipeline structure is complex logic case, through the sub-stack, the complex logic into a plurality of blocks of a relatively simple implementation<jodyql> 在 2025-06-21 上传 | 大小：224kb | 下载：0
[VHDL编程] verilog-traffic
说明：模拟一个简单的十字路*通灯（各个只有红绿黄灯，没有转弯灯）。交通灯一共有4 个状态，一是倒计时60 秒，同时亮南北方向绿灯、东西方向红灯；二是倒计时5 秒，同时数码管闪烁显示‘0’，同时亮南北方向红灯、东西方向黄灯；三是倒计时30 秒，东西方向亮红灯、南北方向绿灯；四是倒计时5 秒，数码管闪烁显示‘0’，东西方向亮黄、南北方向红灯。四个状态循环就构成了一个简单的交通灯（未了降低难度，我们设计简化交通灯，与真实情况不太一样）。-Simulate a simple intersection tra<pudn> 在 2025-06-21 上传 | 大小：224kb | 下载：0
[VHDL编程] Cordic-arithmetic-pipeline
说明：FPGA实现基于Cordic算法的流水线结构设计，相关verilog语言代码-FPGA to realize the Cordic code<孙永林> 在 2025-06-21 上传 | 大小：224kb | 下载：0
[VHDL编程] tlc549adc
说明：利用状态机实现对TLC549的采样控制，实验时可调节电位器RW1（在开发板底板左下角），改变ADC 的模拟量输入值，数据采集读取后在数码管上显示。可以自己用万用表测一下输入电压， 然后与读取到的数据比较一下。注意：数码管显示的数据不是最终结果，还需要转换。 转换方法： 比如，采样电压值为V ，ADC转换后读取的8位二进制数为D，Vref为参考电压值，这里是2.5V 那么以下等式成立： V=（D/256）*Vref-Using the state machine to ac<王鸿雪> 在 2025-06-21 上传 | 大小：224kb | 下载：0