[VHDL编程] synplify_for_xilinx

说明：英文资料，综合工具synplify 对xilinx的支持。英文不错的进-Information in English, integrated tools synplify on xilinx support. Good progress in English
<李明> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] W90N745uClinuxBSPUserManual

说明：W90N745 uClinux BSP User Manual W90N745 uClinux BSP User Manual
<khaled jvc> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] VHDL-djdplj

说明：基于VHDL语言的十进制等精度频率计的设计，采用VHDL语言，运用自顶向下的设计思想， 将系统按功能逐层分割的层次化设计方法，使用Quartus8.0开发环境，实现了频率计的设计。-VHDL language based on the decimal precision frequency meter, etc. The design, using VHDL language, the use of top-down design, the system is divided by func
<ldd> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] Modelsim_Xilinx_Simulation_library_compile

说明：Modelsim中Xilinx仿真库的编译方法-The compile method for xilinx simulation library in Modelsim
<woody chan> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] ByVHDL

说明：示波器的VHDL，內為繁體中文，可能需要有支援的才能看內容，希望對大家有幫助。-Oscilloscope VHDL, in Traditional Chinese, may need support to look at the content, we want to help.
<bolinjian> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] bjq3

说明：表决器 三人表决 2个人以上通过就亮灯，不然不亮-Voting machine
<张强> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] addernew

说明：generate ripple carry adder
<fahian ahmed> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] VHDL_decimal_settable_counter

说明：VHDL语言编写的简易十进制可调节计数器-A simple decimal settable counter using VHDL
<Winson> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] decoder_38_vhdl

说明：FPGA的三八译码器的实现，VHDL编写-FPGA implementation of the March Eighth decoder, VHDL writing
<小刘> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] CORDIC_FPGA

说明：摘要：本文在传统CORDIC算法的基础之上，通过增加迭代次数，对参数进行了优化筛选， 提高了运算精度，使设计出的软核能够在精度要求较高的场合中运行，如实时语音、图 像信号处理、滤波技术等。输出数据经过IEEE-754标准化处理，能够直接兼容大多数处 理器，扩展了其应用范围。最终在Altera公司NiosⅡ处理器中通过增加自定义指令的方 式完成了硬件实现。 关键字：CORDIC ,自定义指令, IEEE-754标准化处理。-Abstract: In this paper, ba
<daisywmc> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] lab4

说明：this is a verilog code for shift registers
<jacob> 在 2025-06-21 上传 | 大小：223kb | 下载：0

[VHDL编程] opencores_i2c

说明：I2C 总线协议通过两线串行数据SDA 和串行时钟SCL 线在连接到总线的器件间传递信息,每个器件都有一个唯一的地址识别,而且都可以作为一个发送器或接收器.-Through the two-wire I2C serial bus protocol data SDA and serial clock SCL line is connected to the bus transfer information between devices, each device has a unique addr
<houge> 在 2025-06-21 上传 | 大小：223kb | 下载：0