资源列表
[VHDL编程] 数字锁相环
说明:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), Fo (Q5) is the local output frequency.<于洪彪 > 在 2025-06-21 上传 | 大小:122kb | 下载:0
[VHDL编程] key_debouncer
说明:4X4keypad的防抖动模块,用于假按键的检测-4X4keypad shake the module, the keys for false detection<分第三> 在 2025-06-21 上传 | 大小:122kb | 下载:0
[VHDL编程] revisions-sur-la-conception-VHDL
说明:cours VHDL comment on va apprendre la programmation vhdl<neggaoui> 在 2025-06-21 上传 | 大小:123kb | 下载:0
[VHDL编程] digitalclock
说明:使用verilog编写的密码电子锁。包含源码以及相关文档。-Verilog code written using electronic locks. Including source code and related documentation.<田陌> 在 2025-06-21 上传 | 大小:123kb | 下载:0
[VHDL编程] NIOS Ethernet (enc28j60 chip)
说明:Implemented NIOS2 processor on SOPC Quartus 11.1, using internal Cyclone memory (on chip 32 kB) The software allows you to remotely access the web page. http://192.168.0.100/888 you can poke into the center through the Nios console there will be a r<hemamont@mail.ru> 在 2021-11-23 上传 | 大小:122.35kb | 下载:0