[VHDL编程] clock

说明：这是一个实现时分秒的时钟功能的源码，采用vhdl语言编写，已写好led驱动，可直接在数码管上显示-Realize this is an accurate clock function when the source code, the use of VHDL language has been written led drive directly in the digital tube display
<xiaoshuai> 在 2025-10-01 上传 | 大小：241kb | 下载：0

[VHDL编程] arith_lib-1.0

说明：国外的复杂算术运算包，包括SD和RNS等复杂运算，效率很高！-Complex arithmetic operations abroad package, including SD and RNS, such as the complexity of computing and efficient!
<cai> 在 2025-10-01 上传 | 大小：241kb | 下载：0

[VHDL编程] uart16550.tar

说明：uart16550 ip core 通用异步收发器vhdl源代码-uart16550 ip core UART VHDL source code
<姓名> 在 2025-10-01 上传 | 大小：241kb | 下载：0

[VHDL编程] stepper-motor-control

说明：stepper motor control
<chuweii> 在 2025-10-01 上传 | 大小：240kb | 下载：0

[VHDL编程] VHDL-4

说明：Chpater five of VHDL Programming
<Manikandan> 在 2025-10-01 上传 | 大小：240kb | 下载：0

[VHDL编程] display-circuit

说明：计数显示电路 ，Quartus 10.0+modelsim 6.5SE联仿真报告形式-Counter display circuit,simulation with Quartus 10.0+ modelsim 6.5SE， reports
<dailanfeng> 在 2025-10-01 上传 | 大小：240kb | 下载：0

[VHDL编程] flow_proc

说明：FPGA FLOW verilog流水线把一个复杂的逻辑分成若干个比较简单的块实现，减少信号的逻辑级，提高频率。以芯片面积换取时间，即面积换取频率-FPGA FLOW verilog To a complex pipeline logic is divided into several blocks to achieve a relatively simple, reduce the logic level signal, increasing the frequency. The chip a
<网窝囊> 在 2025-10-01 上传 | 大小：240kb | 下载：0

[VHDL编程] ep2c5_3_keyled

说明：基于Verilog的按键实现程序，用于初学者基于开发板的学习程序-Implement programs based on Verilog keys for beginners learning program based development board
<jimm> 在 2025-10-01 上传 | 大小：240kb | 下载：0

[VHDL编程] sequence_detector

说明：verilog之序列检测，vivado工程，使用状态机的方式检测任意长度的数据顺序，提供四个检测工程，并全部带有Testbench,保证你能方便的学会序列检测这个知识点。-Data in a sequential manner to detect any length of sequence detection verilog, vivado engineering, using a state machine provides four detection project, and all w
<贾俊超> 在 2025-10-01 上传 | 大小：240kb | 下载：0

[VHDL编程] ax516_20150304A

说明：黑金ax516开发板原理图20150304A，需要的同学赶快来下吧。-Black Gold ax516 development board schematics 20150304A, students need to hurry to the next bar.
<lupengfei> 在 2025-10-01 上传 | 大小：240kb | 下载：0

[VHDL编程] Clock_Synchronization_Module

说明：数字接收机中频部分数字时钟的设计 包括matlab仿真 verilog代码、 testbench代码 以及word设计文档(Design of medium frequency digital clock in digital receiver Including Matlab simulation Verilog, testbench code, and design documents)
<nokkk > 在 2025-10-01 上传 | 大小：240kb | 下载：0

[VHDL编程] SPI总线

说明：串行外设接口 <SPI>模块是一个同步串行接口,可用于与其他外设或者单片机进行通信。这些外设可以是串行EEPROM、移位寄存器、显示驱动器和A/D转换器等。SPI模块与Motorola的SPI和STOP接口兼容。(The serial peripheral interface <SPI> module is a synchronous serial interface, which can be used to communicate with other periph
<你四哥> 在 2025-10-01 上传 | 大小：240kb | 下载：0