[VHDL编程] VHDL语言基本数学运算库

说明：VHDL语言基本数学运算库-VHDL basic arithmetic library
<崔广辉> 在 2025-06-23 上传 | 大小：242kb | 下载：0

[VHDL编程] file_verilog

说明：该文件用在CPLD上的，和C语言很接近，5位的计数器一个。-the documents on the CPLD, and the C language is close to that of the five counters one.
<罗国才> 在 2025-06-23 上传 | 大小：242kb | 下载：0

[VHDL编程] VHDL数学运算库1.0

说明：这是一个VHDL写的数学运算的硬件设计库，还算比较完整-This is a VHDL write arithmetic hardware design basement, still relatively complete
<佴立峰> 在 2025-06-23 上传 | 大小：242kb | 下载：0

[VHDL编程] CPLD_PWM

说明：一个在CPLD，EPM70128上实现的PWM控制源程序。-A CPLD, EPM70128 realize the PWM control on the source.
<路伟希> 在 2025-06-23 上传 | 大小：242kb | 下载：0

[VHDL编程] mux21

说明：二选一选择器，这个程序已很好的运行成功，望大家观赏！谢谢 -two choose one
<张洪敬> 在 2025-06-23 上传 | 大小：241kb | 下载：0

[VHDL编程] Manchester

说明：实现Manchester的编码和解码功能，基于Lattice FPGA完成仿真，验证代的正确性-Implementation of Manchester encoding and decoding function, based on Lattice FPGA complete the simulation to verify the correctness of generations
<zm> 在 2025-06-23 上传 | 大小：241kb | 下载：0

[VHDL编程] beeptest

说明：XILINX BASYS2实验板的程序，蜂鸣器程序，播放歌曲为梁祝-XILINX BASYS2 experimental board procedures, the buzzer procedures, play a song for the Lovers
<d> 在 2025-06-23 上传 | 大小：241kb | 下载：1

[VHDL编程] keyboard

说明：FPGA 键盘接口控制器 实现了当按下键盘上的按键，LED灯将显示对应的键盘数据值，当此数据可在数码管上显示时，就显示出来（比如0-9，ACEF……）-FPGA keyboard interface controller implements when you press a key on the keyboard, LED lights will show the value of the corresponding keyboard data, when this data can be d
<mmhy> 在 2025-06-23 上传 | 大小：241kb | 下载：0

[VHDL编程] 22

说明：基础实验_07_锁存器 ：锁存器器及透明锁存器各一-Basic experiment _07_ latch: a latch and a transparent latch
<luhairong> 在 2025-06-23 上传 | 大小：241kb | 下载：0

[VHDL编程] half_adder

说明：自己编写的半加器源代码，直接导入工程即可，请下载使用。-Written in their own half adder source code, you can directly import project, please download.
<曹明民> 在 2025-06-23 上传 | 大小：241kb | 下载：0

[VHDL编程] IIC读写EEPROM发送到PC串口

说明：能实现用IIC读EEPROM并且将读取的数据通过串口发送到PC端，以及在PC端通过串口发送数据给FPGA，再利用IIC将数据写入EEPROM(The program can realize that FPGA read the data from EEPROM by IIC and then send it to PC by UART,and that PC send the data to FPGA by UART and then write the data to EEPROM by
<lml_234 > 在 2025-06-23 上传 | 大小：241kb | 下载：0

[VHDL编程] project_2_10010

说明：检测的序列10010的一个小程序，用vivado做的(A program for detecting sequence '10010' powered by vivado 2014.4)
<zerouuuu > 在 2025-06-23 上传 | 大小：241kb | 下载：0