[VHDL编程] VHDLlearn

说明：一个介绍vhdl语言的PPT文档，可以快速上手学习vhdl语言。个人觉得初学者可以-A descr iption language vhdl PPT document, you can quickly get started learning vhdl language. Personally feel that beginners can see
<tofly> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] TRDB_LCM

说明：DE1/DE2的TRDB_LCM驱动Verilog源代码。-DE1/DE2 of TRDB_LCM drive Verilog source code.
<zhouxiao> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] s3e_starter_gerbers

说明：Xilinx3E starter kit gerbers
<JayR> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] jn

说明：通信原理课程设计项目之移频键控FSK调制与解调系统设计实验-Principles of course design project communication frequency shift keying FSK modulation and demodulation system design experiments
<吴德威> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] CPU

说明：可以在实验箱上实现播放音乐，音乐库中共十首可供选择，如生日快乐，新年好等-you can play music using it.choose one music from 10 songs,and enjoy it.
<*> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] ECAN-1

说明：ECAN-1 can module based on the microcontroller MCP2515
<Alex> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] dianzhenxianshihanzi

说明：点阵显示汉字，在CPLD实验板上通过验证-Dot matrix display Chinese characters in the CPLD experiment board validation
<wanghong> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] Adder_2bit

说明：Adder_2bit ，带进位处理的2位加法器 此实验中，实现了2bit宽度的加法运算，并带进位处理。加数与被加数分别以SW[3..2]和SW[1..0]来表示，加法的结果用数码管静态地显示出来。-Adder_2bit, with carry handle 2-bit adder this experiment, the realization of the addition operation 2bit width, and bit into the handle. Addend and
<王晨> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] Decoder

说明：非常经典的VHDL的编码程序等，里面包含了详细的程序和应用文档非常有使用价值-Very classic VHDL coding procedures, which includes detailed procedures and application document is a use value
<luogui> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] Semaforo

说明：traffic lights for two streets
<Joako> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] Altera

说明：VHDL verilog fpga cpld-DIGITAL
<yr> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] TABLOO

说明：Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
<javad> 在 2025-06-23 上传 | 大小：243kb | 下载：0