[VHDL编程] Verilog&Vhdl混语言对SDRAM的控制源代码

说明：Verilog&Vhdl混语言对SDRAM的控制源代码，提供了很好的例子，顶层文件为sdrm.v！-VerilogVhdl mixed language SDRAM control of the source code, provided a good example of top-level documents sdrm.v!
<飞扬> 在 2025-06-23 上传 | 大小：244kb | 下载：0

[VHDL编程] 080505_vga

说明：流水灯，用七段数码管代替LED灯，流水间隔1秒，数码管显示“门”-Water lamp, used in lieu of Seven-Segment LED digital tube lights, water interval 1 seconds, digital tube displays
<王传辉> 在 2025-06-23 上传 | 大小：244kb | 下载：0

[VHDL编程] clock

说明：用Verilog HDL 实现时钟(时和分)-designed Clock(minutes and second) by Verilog HDL
<陈阿水> 在 2025-06-23 上传 | 大小：244kb | 下载：0

[VHDL编程] VGA.VerilogHDL

说明：VGA控制器的Verilog实现代码,对做视频非常实用,有需要的尽管下载-VGA controller to achieve the Verilog code, the video very useful to do, despite the need to download
<溪溪> 在 2025-06-23 上传 | 大小：244kb | 下载：0

[VHDL编程] prac2

说明：VHDL implementation using mouse and monitor
<peethol> 在 2025-06-23 上传 | 大小：244kb | 下载：0

[VHDL编程] sdram

说明：sdram的quartusii实验源代码，和大家分享。很好用，我在自己的开发板上实现了他的功能，大家试一下。-sdram of quartusii experiment source code, and share. Very good, in my own development board realize his function, we try.
<廖飞> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] 44

说明：基础实验_05_译码器 ：3位输入8位输出译码器-Experimental basis _05_ decoder: 3 input 8 output decoder
<luhairong> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] fpga_usb_serial_20111004.tar

说明：usb 2.0 functional code
<keerthana> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] fenpin

说明：关于FPGA的分频程序，使用VHDL书写，可用于模块化编程-fractional frequency
<洪世林> 在 2025-06-23 上传 | 大小：243kb | 下载：1

[VHDL编程] yudanpianjidechuankoutongxin

说明：基于fpga的与单片机进行串口通信的vhdl程序-FPGA serial communication with the MCU VHDL program based on
<罗扬燚> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] Chpt04 Example Files

说明：testbook for vhdl coding
<joce > 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] DE2_70_D5M_LTM_sobel_dilation

说明：DE2_70_D5M_LTM_sobel_dilation
<jordra> 在 2025-06-23 上传 | 大小：243kb | 下载：0