资源列表

« 1 2 ... .94 .95 .96 .97 .98 2399.00 .01 .02 .03 .04 ... 4310 »

[VHDL编程top1

说明:1.6个数码管静态显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。-1.6 Digital control static display driver 2. Mode selection butto
<xulina> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程Avalon_VGA_Controller

说明:可配置的vga显示控制器,加入到器件库中就能很方便地调用.-Configurable vga display controller, add to the library device can be easily called.
<> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程multi8x8

说明:VHDL实现的8位乘法器,所有仿真全部通过-VHDL to achieve 8-bit multiplier
<张四全> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程DesignofEquivalentSampleStorageOscilloscopeBasedon

说明:一些关于示波器的论文, 基于FPGA的等效采样存储示波器设计-A number of papers on the oscilloscope, DesignofEquivalentSampleStorageOscilloscopeBasedonFPGA
<阿汤> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程VHDL_32bit_timer

说明:VHDL写的32位计数,两个四位共阳数码管输出 串口输出+数码管显示的计时器程序 每次停止后串口输出。-VHDL to write 32-bit count, a total of two 4-yang control output serial digital output+ digital tube displays each stopped the timer program serial output.
<> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程latchesandflipflops

说明:Vhdl国外大学讲义,英文版,锁存器,触发器编写-Vhdl foreign university lectures, in English, latches, flip-flop to prepare
<Kevin> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程zonghe5

说明:闹钟、电子钟典型实例,具有校时,整点报时等功能-Alarm clock, electronic clock typical example, a school, the whole point of time and other functions
<Hesper Lee> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程fskcodec

说明:fskcode 和fskdec,需要这方面的可以下载做练习-fskcode and fskdec, need this to do the exercises can be downloaded
<huangdunyin> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程practica1

说明:Se trata de compuertas analógicas de and y or
<puky> 在 2025-06-24 上传 | 大小:244kb | 下载:0

[VHDL编程RapidIO_avalonst

说明:RapidIO:使用Avalon-ST直通接口的实现方法,可以在fpga上实现-rapidio altera
<朱明明> 在 2025-06-24 上传 | 大小:244kb | 下载:0

[VHDL编程uart2bus_latest.tar

说明:串口通信啊盛大盛大盛大盛大说的话撒大家啊上课(uart sdadasdsadasdasdasda)
<jiannanc > 在 2025-06-24 上传 | 大小:244kb | 下载:0

[VHDL编程FPGA_flash设计

说明:我们的设计是用一个FSM控制器来控制发送什么命令,flash模块判断FSM发送过来的state信号来选择应该执行什么操作,当命令写入或者读出后,会发送一个flag_done命令,这个命令让我们判断上个指令是否完成,如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM
<硅渣渣> 在 2025-06-24 上传 | 大小:244kb | 下载:0
« 1 2 ... .94 .95 .96 .97 .98 2399.00 .01 .02 .03 .04 ... 4310 »

源码中国 www.ymcn.org