[VHDL编程] decoder-realizing-of-FPGA

说明：译码器的fpga相应的代码，还有仿真实现。在这里设计的七段数码管显示译码器是采用case语句来实现的。-Decoder fpga corresponding code, and simulation. In the design here seven segment digital pipe display the decoder is the case of the realization of the statements.
<明晓昕> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] FSM_Recepcion

说明：Finite State Machine to receive data froma pc ina serial communication-Finite State Machine to receive data froma pc ina serial communication
<banhallem> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] test_cpu

说明：自己编的小型CPU，可执行简单的代码，作为对开发CPU的尝试。里面包含ROM和CPU。CPU通过状态机执行指令。在Modelsim中仿真通过。-Small VHDL CPU,as a example for developing CPU. It is simulated by Modelsim.
<123> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] Clk_5

说明：本文件为verilog所描述的基数分频技术，此实例为5分频电路。-This file is the verilog described base sub-band technology, this instance as a divider circuit.
<王刚> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] AD_LED

说明：基于VHDL语言的数码管动态扫描程序，内含ADC0809模数转换器示例-Digital tube dynamic scanning procedure based on the VHDL language , containing ADC0809 ADC sample
<licaho> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] jiao_tong_deng

说明：本代码是十字路口的交通灯设计。软件用的是Quartus II。功能介绍：用DE2实验板上的LED发光二极管显示车辆通过的方向（东西和南北各一组），用数码管显示该方向的剩余时间。要求：工作顺序为东西方向红灯亮45秒；南北方向绿灯先延时2秒再亮36秒，后5秒黄灯亮。然后南北方向红灯亮45秒；东西方向红灯先亮2秒再绿灯亮40秒，后5秒黄灯亮。依次重复。有紧急事件时允许将某方向一直开绿灯或者开红灯，另外允许特定情况两方向均为红灯，车辆禁行，比如十字路口恶*通事故时，东西，南北两个方向均有两位数码管适时
<天涯> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] jiaotongdeng

说明：本代码是基于DE2开发板做的实验，使用的编程软件是Quartus II 9.0。它实现的功能是十字路口的交通灯控制，并且在红灯转为绿灯时有1S延迟。-This code is based DE2 development board to do the experiment, the Quartus II 9.0 programming software. It implements the functionality is the crossroads of traffic light cont
<天涯> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] RS232

说明：RS232与电脑串口的通信控制代码，verilog hdl代码，里面包括完整的ISE工程-RS232 and computer serial communication control code, verilog hdl code, which includes a complete ISE works
<wangxiaobin> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] cmi

说明：运用4阶m序列产生信号源 即消息码 用verilog编程实现cmi的产生-The use of fourth-order m-sequence generator source message code Verilog programming cmi generation
<zyc> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] dist_mem_gen_ds322_2

说明：core generator vhdl book
<joshua dorafshan> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] shujucaiji

说明：数据采集系统用VHDL实现，把各个模块有机的结合起来，省去了单片机及其大量外围电路的连接-Data acquisition system using VHDL, the organic combination of each module, eliminating the need for a large number of single-chip peripheral circuits and connections
<zhugege> 在 2025-06-23 上传 | 大小：243kb | 下载：0

[VHDL编程] StepMoto

说明：Learning FPGA students can see, this code is written using VHDL language, used to control step motor, not only can learn QUARTUS software, also can better enhance the digital circuit design.
<朱家林> 在 2025-06-23 上传 | 大小：243kb | 下载：0