资源列表

« 1 2 ... .96 .97 .98 .99 .00 2401.02 .03 .04 .05 .06 ... 4310 »

[VHDL编程等精度频率计

说明:使用vhdl语言写的fpga的应用程序,使献策内容为等精度频率计-use of the VHDL language they simply write the application procedures so that such ideas as to accuracy Cymometer
<丢丢熊> 在 2025-06-24 上传 | 大小:246kb | 下载:1

[VHDL编程DSP_FPGA_vhdl

说明:
<qjyong> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程VHDL

说明:VHDL速查手册,在开发时,可以快速找到需要的语法和规则。-VHDL Info manuals, in the development, they can quickly find the need for grammar and rules.
<pancat> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程Modelsimhelp

说明:Modelsim 5.6 se 简易使用教程 -Modelsim 5.6 se easy to use tutorial
<李明> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程I2CATC2401

说明:I2c通讯协议的基本原理与一些使用方法,以此大家一起分享学习一下-he I2c communication agreement on the basic principles and some use method, to share with everyone to learn it
<王强> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程txrx

说明:使用Verilog语言实现的tx转rx,下载使用的时候请您关注下你的所选的FPGA的型号-Use Verilog language tx turn rx, download your concern under the model of the selected FPGA
<sunshine> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程sd

说明:NIOS 从SD卡读取图片显示在TFT屏上-NIOS read images from SD card displayed on the TFT screen
<宇智波带土> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程lab5

说明:Verilog 程序 可以实现带进位的8bit加法和减法-The Verilog procedures can achieve 8bit addition and subtraction with carry
<Xin wang> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程ds180_7Series_Overview

说明:赛灵思7系列的FPGA的概览PDF,官方原版文档,没有进行任何修改以及注释。供大家下载参考-Xilinx 7 Series FPGA overview PDF, official original document, without any modifications and comments. For you to download reference
<wang> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程mux_2to1

说明:2选1的数据选择器 即当s=1时,输出m=y;当s=0时,输出m=x。 -Data selector 2-to-1 that is, when x = 1, the output m = y when s = 0, the output m = x.
<maomaoyu> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程NOC_SIMULATION-OUTPUTS

说明:this document consists of network on chip simulation screenshots and results
<divyaramkumar> 在 2025-06-24 上传 | 大小:245kb | 下载:0

[VHDL编程双电梯控制器

说明:使用verilog实现的双电梯控制器,1-9层,仿真通过(a bi-elevator controller written in VerilgHDL, which has floor1-9, simulation passed)
<gothic22> 在 2025-06-24 上传 | 大小:245kb | 下载:1
« 1 2 ... .96 .97 .98 .99 .00 2401.02 .03 .04 .05 .06 ... 4310 »

源码中国 www.ymcn.org