资源列表

« 1 2 ... .96 .97 .98 .99 .00 2401.02 .03 .04 .05 .06 ... 4310 »

[VHDL编程verilog_rtl

说明:EXPLANATION FOR SERIAL COMMUNICATION
<MOHSIN> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程DE2_115_IR

说明:用FPGA DE2-115开发板实现红外IR的接受器,将接受结果用数码管显示-Infrared IR receiver FPGA DE2-115 development board will accept the results with digital display
<tony> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程fpga--OV7670-code

说明:fpga 对OV7670的硬件初始化 希望对你有点帮助-ov7670 initialized code in fpga
<wangzao> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程h_adder

说明:半加器VHDL代码,包含所有文件,较清晰-Half adder VHDL code, including all documents, clearer
<徐威威> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程rom_mem

说明:设计14×6 位的ROM,其结构图如图1 所示。其中,reset 为复位按钮,可以采用TEC-CA 平台上的复位脉冲,对应ACEX1K100 型号芯片的管脚ID 为83,Cyclone 的则为240;clock 为时钟脉冲源,可采用TEC-CA 平台上单脉冲按钮,对应ACEX1K100 型号芯片管脚ID 为 79,Cyclone 的则为29;dout 为ROM 单元的输出引脚。-Design 146 of the ROM, the structure shown in Figure
<Bingo> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程1313721777

说明:nexys3 FPGA开发板的uart nexys 3 串口测试程序-nexys3 FPGA uart
<fan> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程buttons

说明:fpga verilog入门经典系列 下载即用:按键。-fpga verilog abc buttons
<wdlpt> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程SPISlavetoPWMGeneration-Source.ZIP

说明:SPI convert to PWM for CPLd
<xmatrix_7> 在 2025-06-24 上传 | 大小:107kb | 下载:1

[VHDL编程DAC1405

说明:dac DAC1405 Verilog code-DA DAC1405 Verilog
<zhou tao> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程FPGA-program-flow-chart

说明:altera fpga烧写流程,原创,详实。-altera fpga
<gone> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程add32

说明:由1位加法器级联得到的32位加法器 是设计单周期cpu的时候的基本部件-use 1 adders to be a 32 adder it is necessary for you to design a cpu
<Richar> 在 2025-06-24 上传 | 大小:107kb | 下载:0

[VHDL编程IO

说明:基于NEXYS4 和ISE14.7开发的并行IO接口设计,达到数码管滚动显示数字的功能-NEXYS4 and ISE14.7 developed parallel IO interface based, to the digital display digital scroll function
<叶爽> 在 2025-06-24 上传 | 大小:107kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 2401.02 .03 .04 .05 .06 ... 4310 »

源码中国 www.ymcn.org