[VHDL编程] rotary

说明：Spartan 3E rotary encoder verilog code
<Akbas> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] shuzipinlvji

说明：设计一个能测量方波信号的频率的频率计，测量的频率范围是0 999999Hz，结果用十进制数显示。 -Design a frequency meter measuring the frequency of the square wave signal, the measurement frequency range is 0 ~ In 999999Hz The results are shown in decimal.
<miqiuso> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] VGA-RefComp

说明：在开发板Basys2中实现VGA接口设计，该设计在Basys2开发平台中测试过，没有问题-Implemented in the development board Basys2 VGA interface design, which in Basys2 development platform tested, there is no problem
<xiao> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] AN66806

说明：提供了利用 GPIF 对 FX2LP 与同步 FIFO CY7C4625-15AC 之间的接口进行设计的源代码-Provides for the use of GPIF FX2LP and synchronization FIFO CY7C4625-15AC to design the interface between the source code
<胡小刚> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] switch

说明：fpga cpld verilog hdl 语言 代码程序 开关 控制
<用彩色> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] jkchufaqi

说明：此程序是根据jk触发器的功能用VHDL语言描写的jk触发器，供同学们学习交流-This program is based on the jk flip-flop functions with VHDL descr iption jk flip-flop for students learning exchanges
<魏银玲> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] SPI-NOR-Flash-controller-Verilog

说明：SPI NOR Flash控制器Verilog源代码-SPI NOR Flash controller Verilog
<卫进> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] 4-compare

说明：2个4位数比较器 比较以后 输出大于等于小于-4 compare
<徐晓韩剧> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] mpi

说明：MPI接口就是CPU和逻辑之间通信的一个接口，一般使用总线方式，总线一般有两种标准，一种是MOTO模式，另外一种是intel模式。-MPI interface is an interface for communication between the CPU and the logic, the general way of using the bus, the bus generally have two standards, one is MOTO mode, the other one i
<网窝囊> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] CONTADOR

说明：CONTADOR CON PLD VHDL FACILICIMO
<Aldair> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] sequential

说明：this a sample of sequential circuit in verilog and VHDL-this is a sample of sequential circuit in verilog and VHDL
<goreng> 在 2025-06-24 上传 | 大小：108kb | 下载：0

[VHDL编程] baduanshumaguan

说明：用VHDL语言设计并实现一电路，其功能是8个数码管分别显示数字0－7。首先是数码管0显示0，其他数码管不显示；然后是数码管1显示1，其他数码管不显示；依此类推，数码管7显示完后再显示数码管0，这样循环下去。（提示：数字0－7的循环可以使用8进制计数器对1Hz的时钟信号进行计数得到，计数器的输出送到BCD到七段数码管的译码器，由其驱动数码管显示相应的数字。）(Using VHDL language to design and implement a circuit, its function is
<一个人丶 > 在 2025-06-24 上传 | 大小：108kb | 下载：0