资源列表

« 1 2 ... .89 .90 .91 .92 .93 2394.95 .96 .97 .98 .99 ... 4310 »

[VHDL编程430VS串口

说明:给予MSP430F147的串口通讯程序,能帮助你了解MSP430系列单片机和串口通讯的基本方法-give MSP430F147 Serial communication process can help you understand the MSP430 MCU serial communications and the basic methods
<孙德辉> 在 2025-06-23 上传 | 大小:108kb | 下载:0

[VHDL编程verilogCourseware14-22

说明:北京大学verilog课件(2),补充上面一个,第14章到第22章内容.-Peking University Verilog Courseware (2), added the top one, Chapter 14 to Chapter 22 of the content.
<石小磊> 在 2025-06-23 上传 | 大小:108kb | 下载:0

[VHDL编程div

说明:该源码为VHDL语言编写的分频器,在W-4b教学平台上通过验证-The VHDL source for the prescaler languages, W-4b in the teaching platform validated
<> 在 2025-06-23 上传 | 大小:108kb | 下载:0

[VHDL编程MULT

说明:乘法器 verilog CPLD EPM1270 源代码-Multiplier verilog CPLDEPM1270 source code
<韩思贤> 在 2025-06-23 上传 | 大小:108kb | 下载:0

[VHDL编程i2c

说明:I2C程序, 已经验证过了 ,大家看看看!-I2C procedures, has already been verified, we take a look at to see!
<黄坚> 在 2025-06-23 上传 | 大小:108kb | 下载:0

[VHDL编程S2_counter_NEW

说明:设计一个以十进制为基础的计数器,实现从 0 开始的计数功能;本实验主要是利用开发板上面的数码管实现一个十进制计数器的功能,计数范围0000-9999,可实现循环计数。先输入verilog 程序,然后在 QuartusII 中做波形仿真,通过后下载程序在数码管上查看计数器的功能。-Designing a decimal-based counters, a zero-counting function this experiment is the use of digital control b
<赵厉> 在 2025-06-23 上传 | 大小:109kb | 下载:0

[VHDL编程ram256x8

说明:256*8存储器,采用Verilog语言编写-256*8 memory, using Verilog language
<890921> 在 2025-06-23 上传 | 大小:109kb | 下载:0

[VHDL编程fpuvhdl_latest.tar

说明:floating point unit which gives more precision output
<madhu> 在 2025-06-23 上传 | 大小:109kb | 下载:0

[VHDL编程des

说明:des algorithm Simple
<kalyan> 在 2025-06-23 上传 | 大小:109kb | 下载:0

[VHDL编程spi_master

说明:使用verilog语言实现FPGA下的SPI的主机模式,波特率为晶振时钟的五分之一,发送稳定-Using verilog language to achieve the SPI under the host mode, the baud rate is one-fifth of the crystal clock, send stable
<张仑仑> 在 2025-06-23 上传 | 大小:109kb | 下载:0

[VHDL编程sp6

说明:使用赛林思公司fpga开发的8为led流水灯程序。(Using, a company developed by FPGA, is a LED running water lamp program.)
<xshtx > 在 2025-06-23 上传 | 大小:109kb | 下载:0

[VHDL编程公交报站

说明:简单的公交报站程序,使用verilog HDL语言编写(Simple bus stop program, the use of Verilog HDL language)
<bearlily1314 > 在 2025-06-23 上传 | 大小:109kb | 下载:0
« 1 2 ... .89 .90 .91 .92 .93 2394.95 .96 .97 .98 .99 ... 4310 »

源码中国 www.ymcn.org