[VHDL编程] counter

说明：基于XILINX XC3S300的计数器程序，编程语言VERILOG-XILINX XC3S300 based counter program, programming language VERILOG
<艺轩> 在 2025-06-24 上传 | 大小：2.22mb | 下载：0

[VHDL编程] AHB-BUS-AND-SLAVE-CODE-USING-VERILOG

说明：AHB总线下的slave代码verilog-AHB BUS AND SLAVE CODE USING VERILOG
<xuqinjiang> 在 2025-06-24 上传 | 大小：34kb | 下载：0

[VHDL编程] CCMU

说明：代码是一个复数乘法器，两个复数相乘，只用到了2个实数相乘，运算量少-Code is a complex multiplier, two complex multiplication, uses only real number multiplied by 2, operations less
<方波> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] AVR301

说明：FPGA和AVR通信程序，需要配置FPGA寄存器的同学可重点参考-8-bit AVR C Code for Interfacing AVR to AT17CXXX FPGA Configuration Memories
<jiaj> 在 2025-06-24 上传 | 大小：126kb | 下载：0

[VHDL编程] exp1_led

说明：通过ALTER公司EP2C芯片实现4个灯交替闪烁 每个250ms-ALTER company EP2C chip through 4 lights flash alternately every 250ms
<lxl> 在 2025-06-24 上传 | 大小：413kb | 下载：0

[VHDL编程] 34964498PWM

说明：PWN实现调光，根据占空比调节光的亮度，四个按键，五种模式-complete the function of adjust the light
<AA> 在 2025-06-24 上传 | 大小：233kb | 下载：0

[VHDL编程] failed-to-translate

说明：4x4矩阵键盘实验Cfailed to translate-failed to translate
<pow577> 在 2025-06-24 上传 | 大小：12kb | 下载：0

[VHDL编程] ADDER

说明：verilog DHL编写的一位全加器，编译通过。稍作修改便可编程任意位加法器。-verilog DHL write a full adder, compiled by. Slight modifications can be programmed any adder.
<顾逸峰> 在 2025-06-24 上传 | 大小：56kb | 下载：0

[VHDL编程] FPGA-1602

说明：这是自己写的一个 基于ATEARA 公司的FPGA的 1602的程序 传上和交流交流-This is to write a FPGA-based ATEARA s 1602 program transfer and exchange on the exchange
<胥秋> 在 2025-06-24 上传 | 大小：990kb | 下载：0

[VHDL编程] 3-8yuanlitu

说明：用ＶＨＤＬ能够实现输入为三输出为八的38译码器的功能-38 decoder
<fengyh> 在 2025-06-24 上传 | 大小：51kb | 下载：0

[VHDL编程] ethernetframe

说明：实现ethernet帧的解析，读入一个文件，将文件中的帧逐个解析并输出，进行CRC校验-Ethernet fr a me to achieve the resolution, read a file, the file-by-fr a me analysis and output, the CRC check
<smallstar> 在 2025-06-24 上传 | 大小：9kb | 下载：0

[VHDL编程] tv_csync_gen

说明：Generator of composite synchronisation TV signal on Altera DE2-35 board.
<Martin> 在 2025-06-24 上传 | 大小：4kb | 下载：0