[VHDL编程] FPGA_COMM

说明：单片机和FPGA通信的程序，可以通过串口往FPGA中精确写入数据，可靠稳定-Microcontroller and FPGA communication procedures, through the serial port to write data to the FPGA accurate, reliable and stable
<王钢> 在 2025-06-24 上传 | 大小：418kb | 下载：0

[VHDL编程] dotdisplay

说明：16*16点阵横向移动显示！采用QUARTUS II 9.0编译通过！-16* 16 dot matrix display lateral movement! Compiled by using QUARTUS II 9.0!
<liuguang> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C_C51

说明：I2C总线驱动代码！采用KEIL编译，采用语言为C51-I2C bus driver code! Using KEIL compiler, using the language for the C51
<liuguang> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] TRAFFIC_LIGHTS

说明：用可编程逻辑器件实现十字路*通灯的VHDL环境下的，源程序。-Programmable logic device to achieve traffic light intersection of VHDL environment, the source code.
<lin deng hua> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-based-system-

说明：此程序实现了基于FPGA的车载DVD位控系统的显示与输出模块的设计。-This program implements an FPGA-based digital control system, Car DVD display and output module design.
<王艳> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] canbus

说明：实现CAN总线的通信，并通过测试验证，用verilog在FPGA上实现-CAN bus communication, and tested to verify that, in the FPGA using verilog
<李娜> 在 2025-06-24 上传 | 大小：843kb | 下载：0

[VHDL编程] Car-DVD

说明：本程序实现了基于FPGA的车载DVD位控系统各个模块的设计与分析，最终实现仿真。-Realized by the FPGA-based digital control system, Car DVD design and analysis of each module, and ultimately the simulation.
<王艳> 在 2025-06-24 上传 | 大小：818kb | 下载：0

[VHDL编程] risc8

说明：采用sparten3设计的一个8为risc指令集软核，是学习微处理器设计的好材料。-Design using an 8 sparten3 risc instruction set for the soft-core, microprocessor designs is a good learning material.
<stonestrong> 在 2025-06-24 上传 | 大小：136kb | 下载：0

[VHDL编程] LED

说明：基于Verilog小程序，在LED上交替、轮显爱心形状-display on LED
<郝宇> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] alu_ocle

说明：Unidad Aritmético Lógica
<melanie> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] 48_order-FIR-filter-with-8-folder

说明：该代码是设计一个48阶FIR滤波器的文档，该设计方案主要运用了数字信号处理VLSI实现中的折叠的方式。-The code is a 48-order FIR filter design document, the main use of the design of VLSI implementation of digital signal processing in the way of folding.
<shenjian> 在 2025-06-24 上传 | 大小：775kb | 下载：0

[VHDL编程] gcd_performence

说明：基于流水线设计的性能优先的gcd算法的verilog 代码 频率可达500M-based pipeline design gcd for high clock
<youyou> 在 2025-06-24 上传 | 大小：3kb | 下载：0