[VHDL编程] FPGA.files

说明：这里面介绍了FPGA设计中的常用的四种技巧，非常经典，希望对大家有用。-This FPGA design which describes the four techniques commonly used, very classic, want to be useful.
<杜维轩> 在 2025-06-24 上传 | 大小：121kb | 下载：0

[VHDL编程] Verilog

说明：这是个关于verilog入门的文档，有同志对verilog感兴趣，可以下载此文档，以供参考。-This is a verilog entry on the document, there are comrades of the verilog interested, you can download this document for reference.
<杜维轩> 在 2025-06-24 上传 | 大小：1004kb | 下载：0

[VHDL编程] Digital-Clock

说明：该文档完成了数显电子钟系统设计。能够对S（秒）、MIN（分）、Hr（小时）进行计时，按24小时计时制。采用Top_Down的设计方法。 -The document Digital electronic clock to complete the system design. Able to S (s), MIN (minutes), Hr (hour) time, according to the 24-hour clock system. Using Top_Down design met
<吴亮> 在 2025-06-24 上传 | 大小：778kb | 下载：0

[VHDL编程] EP3C16_Nios_LCD12864

说明：基于ep3c16-nios的12864液晶的驱动程序，简单明了，适合新手学习。-Based on ep3c16-nios 12864 LCD driver, simple and clear, suitable for novice to learn.
<李志> 在 2025-06-24 上传 | 大小：8.51mb | 下载：0

[VHDL编程] vhdlffiltter

说明：可生成一个正弦信号，并加入白噪声，的到正弦信号和白噪声的混合信号，通过低通滤波器对白噪声进行处理,已通过测试。-Generates a sinusoidal signal, and adding white noise, the sinusoidal signal and white noise to the mixed-signal, white noise through a low pass filter processing, has been tested.
<> 在 2025-06-24 上传 | 大小：66kb | 下载：0

[VHDL编程] natanlcd

说明：elelctronics design for lcd and led
<raju> 在 2025-06-24 上传 | 大小：78kb | 下载：0

[VHDL编程] 8086-designation

说明：8086 single-chip-system IO
<老丁> 在 2025-06-24 上传 | 大小：238kb | 下载：0

[VHDL编程] relationship-between-dsp-and-fpga

说明：探讨了dsp与fpga之间的关系，分析的比较深刻，值得大家-Explores the relationship between dsp and fpga, a deeper analysis, is worth a look ~ ~ ~
<林金辉> 在 2025-06-24 上传 | 大小：468kb | 下载：0

[VHDL编程] writing

说明：关于RAM/ROM的一个写操作的程序，语言为verilog-On RAM/ROM, a write operation procedures, language verilog
<刘春> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] NCO

说明：用verilog语言写的NCO，在quartus环境中应用-Verilog language written with NCO, quartus environment in the applications
<刘春> 在 2025-06-24 上传 | 大小：3kb | 下载：0

[VHDL编程] p2s

说明：verilog语言实现的并串转换，适用于quartus环境-the verilog language and string conversion for quartus environment
<刘春> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] rx_fifo

说明：verilog语言写的接收机FIFO，适用于xilinx环境-verilog language to write the receiver FIFO, the environment for xilinx
<刘春> 在 2025-06-24 上传 | 大小：5kb | 下载：0