[VHDL编程] uart

说明：用verilog编写的uart代码，比较适合初学者练练手，包含初始化，收发等模块-Written code with verilog uart, more suitable for beginners practice your hand, including initialization, sending and receiving modules
<renyanpeng> 在 2025-06-24 上传 | 大小：197kb | 下载：0

[VHDL编程] lesson3-2

说明：用一根导线连接在P3.2和GND之间，使P3.2为低电平。那么进入中断 既是第一个二极管闪一下 ，进而 程序继续进行 它与电平触发不一样。 总结： 若采用电平触发方式，外部中断申请触发器的状态随着CPU在每个机器周期采样到的外部 中断输入线的电平变化而变化，这能提高CPU对外部中断中断请求的响应速度。当 外部中断源设定为电平触发方式时，在中断服务程序返回之前，外部中断请求 输入必须是无效的（既变为高电平）否则CPU返回主程序之后会再次响应中断。（也即是主程序不在执行）
<王伟> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_fir

说明：FIR 滤波器程序-FIR filter program
<吕桂龙> 在 2025-06-24 上传 | 大小：5kb | 下载：0

[VHDL编程] Complexdigital-circuits

说明：复杂数字电路与系统的VerilogHDL设计技术-Complex digital circuits and systems design techniques VerilogHDL
<wyb> 在 2025-06-24 上传 | 大小：3.09mb | 下载：0

[VHDL编程] fudian

说明：用VHDL语言实现8为浮点二进制小数四则运算-8 with the VHDL language binary floating-point decimal arithmetic
<Tracy> 在 2025-06-24 上传 | 大小：761kb | 下载：0

[VHDL编程] vehicle-mounted-display-system

说明：倒车影像系统FPGA设计，基于ALTERA的NIOS系统的车载显示系统(车载摄像头和TFT显示器)设计源代码，集成仿真环境QUARTUS II7.0及NIOS 7.0,高等级版本可兼容-Reversing video system FPGA design, based on ALTERA NIOS system of vehicle display system (Car Camera and TFT displays) design source code, integrated simula
<杨平平> 在 2025-06-24 上传 | 大小：751kb | 下载：0

[VHDL编程] LCD

说明：lcd显示程序，已经调好了得， 直接用，-lcd show keyi
<李吴> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] SlaveFIFO

说明：usb大全，第十八章实现slave FIFO数据传输的上位机程序源代码-usb Daquan, Chapter XVIII achieve slave FIFO data transfer PC source code
<王学维> 在 2025-06-24 上传 | 大小：2.01mb | 下载：0

[VHDL编程] Keil

说明：USB大全第十八章实现slave FIFO的外部控制器程序-USB slave FIFO Daquan Chapter XVIII of the external controller to achieve program
<王学维> 在 2025-06-24 上传 | 大小：12kb | 下载：0

[VHDL编程] FIFOGJ

说明：USB大全第十八章实现slave FIFO数据传输的固件程序源代码-Chapter XVIII Daquan USB slave FIFO data transfer to achieve the firmware source code
<王学维> 在 2025-06-24 上传 | 大小：116kb | 下载：0

[VHDL编程] fpga_dk_ps2_vga

说明：ps2 vga interface in vhdl code
<frostmourne089> 在 2025-06-24 上传 | 大小：2.81mb | 下载：0

[VHDL编程] fre

说明：频率计的VHDL代码，实验课验证过的，能测量0-99999999hz的频率，并且超过上下限会报警。-Frequency counter in VHDL code, lab verified, can measure 0-99999999hz frequency, and over the limit will alarm.
<mountain> 在 2025-06-24 上传 | 大小：10kb | 下载：0